(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002—62858

(P2002-62858A)

(43)公開日 平成14年2月28日(2002.2.28)

(51) Int.Cl.7		識別記号			FΙ			์ ว ั	-マコード(参考)
G 0 9 G	3/36	•			G 0 9 G	3/36			2H093
G02F	1/133	520	٠,	,	G 0 2 F	1/133		5 2 0 ·	5 C 0 0 6.
G09G	3/20	611		•	G 0 9 G	3/20		611A	5 C O 8 O
• • • • • • • • • • • • • • • • • • • •	_• -	612						612D	5H730
•					-			612E	
				金水穀	上端	砂質の熱10	OT.	(今 33 百)	鼻終育に続く

(21) 出願番号 特願2001-180361(P2001-180361)

(62)分割の表示 特願平8-521558の分割

(22)出願日 平成8年1月11日(1996.1.11)

(31) 優先権主張番号 特願平7-2949

(32) 優先日 平成7年1月11日(1995.1.11)

(33)優先權主張国 日本(JP)

(31) 優先権主張番号 特顯平7-172620

(32) 優先日 平成7年7月7日(1995.7.7)

(33)優先権主張国 日本(JP)

(31) 優先權主張番号 特願平7-181976

(32)優先日 平成7年7月18日(1995.7.18)

(33)優先権主張国 日本(JP)

(71)出願人 . 000002369

セイコーエブソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 山崎 卓

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内

(74)代理人 100090479

弁理士 井上 一 (外2名)


最終頁に続く

(54) 【発明の名称】 電源回路、液晶表示装置及び電子機器

(57) 【要約】

【課題】 液晶の駆動電位であるVH、V3、V2、VC、-V2、-V3、VL等を供給する電源回路であり、液晶表示装置の低消費電力化が目的である。

【解決手段】 チャージ・ポンプ回路は、ラッチパルス LP (周期的に発生するパルスを含むパルス状クロック) により生成されたクロックに基づきチャージ・ポンプ動作を行い、これにより液晶の駆動電位を供給する。ポンピング・コンデンサ及びバックアップ・コンデンサの充電を、LPのパルス発生期間において停止させる。複数のポンピング・コンデンサによりバックアップ・コンデンサを交互に充電するチャージ・ポンプ動作を所与のクロックに基づき行う。ポンピング・コンデンサ及びバックアップ・コンデンサの充電を、液晶の駆動における1水平走査期間毎に行わせる。



【特許請求の範囲】

【請求項1】 入力電源電圧が与えられ、表示素子を駆 動するための第1~第N(N≥4)電位を供給する電源 回路であって、

周期的に発生するパルスを含むパルス状クロックにより 生成されたクロックに基づきチャージ・ポンプ動作を行 い、前記第1~第N電位のいずれかを直接に又は調整手 段を介して供給するチャージ・ポンプ回路と、

前記チャージ・ポンプ回路が含むポンピング・コンデン サの充電及びポンピングコンデンサによるバックアップ ・コンデンサの充電を、前記パルス状クロックの前記パ ルスの発生期間において停止させる手段とを含むことを 特徴とする電源回路。

【請求項2】 入力電源電圧が与えられ、表示素子を駆 動するための第1~第N(N≥4)電位を供給する電源 回路であって、

所与のクロックに基づきチャージ・ポンプ動作を行い、 高電位側の前記第1電位と低電位側の前記第N電位のい ずれかを、直接に又は調整手段を介して供給するチャー ジ・ポンプ回路と、

複数のポンピング・コンデンサによりバックアップ・コ ンデンサを交互に充電するチャージ・ポンプ動作を所与 のクロックに基づき行い、前記第1~第N電位の中の第 I電位(1<I<N)を直接に又は調整手段を介して供 給するチャージ・ポンプ回路とを含むことを特徴とする 電源回路。

【請求項3】 入力電源電圧が与えられ、表示素子を駆 動するための第1~第N(N≥4)電位を供給する電源 回路であって、

所与のクロックに基づきチャージ・ポンプ動作を行い、 前記第1~第N電位のいずれかを直接に又は調整手段を 介して供給するチャージ・ポンプ回路と、

前記チャージ・ポンプ回路が含むポンピング・コンデン サの充電及びポンピングコンデンサによるバックアップ ・コンデンサの充電を、前記表示素子の駆動における1 水平走査期間毎に行わせる手段とを含むことを特徴とす る電源回路。

【請求項4】 請求項3において、

前記チャージ・ポンプ回路が、

複数のポンピング・コンデンサによりバックアップ・コ ンデンサを1水平期間毎に交互に充電するチャージ・ポ ンプ動作を行うことを特徴とする電源回路。

【請求項5】 請求項1乃至4のいずれかにおいて、前 記チャージ・ポンプ回路の所与のクロックを停止する手 段を含むことを特徴とする電源回路。

【請求項6】 請求項1乃至5のいずれかの電源回路 と、複数のデータ線電極と複数の走査線電極により駆動 される液晶層を含む液晶パネルと、前記電源回路により 供給される電位に基づいて前記データ線電極を駆動する データ線ドライバと、前記電源回路により供給される電 50

位に基づいて前記走査線電極を駆動する走査線ドライバ とを含むことを特徴とする液晶表示装置。

【請求項7】 入力電源電圧が与えられ第1~第N(N ≥4) 電位を供給する電源回路と、複数のデータ線電極 と複数の走査線電極により駆動される液晶層を含む液晶 パネルと、前記電源回路により供給される電位に基づい て前記データ線電極を駆動するデータ線ドライバと、前 記電源回路により供給される電位に基づいて前記走査線 電極を駆動する走査線ドライバとを含む液晶表示装置で あって、

前記電源回路が、

前記入力電源電圧に含まれる高電位側の第1入力電位、 低電位側の第2入力電位を、前記第1~第N電位のいず れかとして供給する手段と、

所与のクロックに基づきチャージ・ポンプ動作を行い、 前記第1~第N電位のいずれかを直接に又は調整手段を 介して供給するチャージ・ポンプ回路とを含み、

前記第1、第2入力電位を、前記データ線ドライバ及び 走査線ドライバの少なくとも一方のロジック部の電源電 圧として使用することを特徴とする液晶表示装置。

【請求項8】 請求項7において、

前記電源回路が、

所与のクロックに基づきチャージ・ポンプ動作により前 記第1、第2入力電位と異なる電位を発生し、該発生電 位を前記第1~第N電位のいずれかとして供給するチャ ージ・ポンプ回路を含むことを特徴とする液晶表示装 置。

【請求項9】 入力電源電圧が与えられ第1~第N(N ≥4) 電位を供給する電源回路と、複数のデータ線電極 と複数の走査線電極により駆動される液晶層を含む液晶 パネルと、前記電源回路により供給される電位に基づい て前記データ線電極を駆動するデータ線ドライバと、前 記電源回路により供給される電圧に基づいて前記走査線 電極を駆動する走査線ドライバとを含む液晶表示装置で あって、

前記電源回路が、

前記データ線ドライバ用のラッチパルス又は前記走査線 ドライバ用のシフトクロックにより生成されたクロック に基づきチャージ・ポンプ動作を行い、前記第1~第N 電位のいずれかを直接に又は調整手段を介して供給する チャージ・ポンプ回路を含むことを特徴とする液晶表示 装置。

【請求項10】 請求項6乃至9のいずれかの液晶表示 装置を含むことを特徴とする電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は電源回路、該電源回 路を含む液晶表示装置、該液晶表示装置を含む電子機器 に関する。

[0002]

【背景技術及び発明が解決しようとする課題】第1の背景技術として、1ライン線順次駆動の液晶表示装置に用いられる電源回路について図48を用いて説明する。この図は、特開平2-150819号公報の図3と基本的に同じである。ここに $V0\sim V5$ は、VD=V0-V1=V1-V2=V3-V4=V4-V5なる関係を持ち、例えば1/240デューティの場合にVDは1.6

V程度である。

【0003】液晶表示装置に外部から入力される電圧は、GNDを基準電位としてドライバICのロジック部のためのVCCと、液晶パネル駆動電圧を作るためのVEEである。VEEはVCCに比べてかなり高く、例えば1/240デューティの場合、20V~25V程度である。V0~V5の内、V0にはVEEを、V5にはGNDをそのまま用いる。残りのV1~V4は、VEEーGND間を抵抗R1~R5で分割した電圧をオペアンプOP1~OP4で低インピーダンス変換したものを用いる。OP1~OP4はVEE系の電圧で動作し、VCCはパネル駆動電圧自体の形成には直接関与していない。

【0004】以下、走査線側をY、データ線側をXで表し、消費電力について述べる。例えばパネルの走査線電極をY電極、Y電極を駆動するドライバICをYドライバ、パネルのデータ線電極をX電極、X電極を駆動するドライバICをXドライバと表す。非選択のY電極に加えられる電圧はV1かV4である。そして非選択のY電極がV1の場合にX電極に加えられる電圧はV0かV2であり、非選択のY電極がV4の場合にX電極に加えられる電圧はV3かV5である。

【0005】1/240デューティの場合、選択状態の... Y電極が1ラインのみであるのに対して残りの239ラ 30 インは全て非選択状態である。従って、X電極と選択状態のY電極との間で流れる充放電電流は、X電極と非選択状態のY電極との間で流れる充放電電流よりもかなり 小さい。即ち、液晶パネル自体の消費電流は、X電極と 非選択状態のY電極との間で流れる充放電電流が大部分 である。よって、ここではX電極と非選択状態のY電極 との間で流れる充放電電流についてのみ注目する。

【0006】例えば非選択のY電極の電圧がV1である時に、X電極の電圧がV0からV2に変化した場合を考える。この時、X-Y電極間の液晶層の容量をCpnとがると、X電極の電圧がV0からV1になる際に、Cpn×(V0-V1)の電荷がV0から流出してV1に流入する(図48のD参照)。次にX電極の電圧がV1からV2になる際に、Cpn×(V1-V2)の電荷がV1から流出してV2に流入する(E参照)。ここでV0-V1=V1-V2であるため、V1に流入する電荷とV1から流出する電荷とは等しくなる。従って、V1への電荷の流出入は差し引き零となり、結果的にはCpn×(V0-V2)の電荷がV0から流出してV2に流入することになる(F参照)。この電荷はオペアンプOP 50

2を通って最終的にGNDへ流れ込む(G参照)。しかしながら、この電荷は、OP2の中を移動してGNDへ至る経路では有効な働きをせず、単に熱損失を発生させOP2を発熱させるだけとなる。この場合のパネルの充放電電流をIpn、GND=0Vとすると、このIpnによる消費電力はIpn×VEEとなる。そして図48のGから明らかなように、このIpnの有効利用率は(V0-V2)/VEEである。1/240デューティの場合、V0-V2が2×1.6V程度であるのに対してVEEは20V~25Vであるため、有効利用率は16%以下ということになる。

【0007】第2の背景技術として、4ライン同時選択 駆動の液晶表示装置に用いられる電源回路について説明 する。複数のY電極(行電極)を同時に選択する駆動方 法 (MLS駆動)の基本概念は、文献1 (A GENE RALIZED ADDRESSING TECHNI QUE FOR RMS RESPONDINGMA TRIX LCDS. 1988 INTERNATI NAL DISPLAY RESEARCH CON F. の講演集80~85頁)や、USP5, 262, 8 81に記載されている。単純な1ライン線順次駆動にて 液晶の応答を速くした場合にはコントラストの低下が問 題になるが、MLS駆動によればこの問題を解決でき る。

【0008】MLS駆動でレライン(Lは2以上の正整数)を同時選択する場合、Y電極には、VM及びこのVMを中点電位とするVHとVLの合計3レベルの電位が必要となる。ここでVMは非選択電位、VH、VLは選択電位に使用する。またX電極には、VMを中心として(L+1)レベルの電位が必要となる。Lが大きくなるにしたがい、Y電極を駆動する電圧幅VH-HLは小さくなり、逆に、X電極の駆動には大きな電圧幅が必要となる。

【0010】液晶表示装置に外部から入力される電圧は、GNDを基準電位(0V)として、ドライバICのロジック部のためのVCCと、液晶パネル駆動電圧を作るためのVEE(=VH-VL)であり、前述したようにVEEはVCCに比べてかなり高電圧である。なお図49においてVDD、yとVSS、yはYドライバのロジッ

【0011】以下、図49に示す電源回路を用いた場合の消費電力について述べる。Y電極に非選択時に加えられる電圧はVMであり、X電極に加えられる電圧はVx0~Vx4v0~v4v0%。前述した1v0v0%。所述した1v0%。所述した1v0%。所述した1v0%。所述した1v0%。所述した1v0%。所述した1v0%。所述した1v0%。所述した3v0%。一个v0%。是Eとなる。しかしながら、前述したように、v0%v0%v0%。是Ev0%。Ev0

【0012】更に、Xドライバのロジック部等での消費電流をIXDとすると、これによる消費電力がIXD×VCCではなくIXD×VEEとなる。IXD×(VEE-VCC)の部分はやはりオペアンプの中を移動してGNDへ至る経路で単に熱損失となってオペアンプを発熱させるだけとなっている。複数ライン同時選択法によればXドライバの動作電圧幅を小さくできるが、この背景技術ではこの利点を消費電力低減に全く活用できていない。

【0013】第3の背景技術として、2端子型非線形スイッチング素子を用いた液晶表示装置の電源回路について説明する。このような液晶表示装置の駆動方法は、特公平5-34655に記載されており、また、この場合に用いられる電源回路としては、特公平5-46954やUSP5,101,116のFig.1Aに記載される駆動電圧波形を転記)及び図51(同Fig.2Bに記載される回路を転記)を用いて、この電源回路の動作と構成を説明する。図50においてTPy(y=1,2,…,n)はY電極を駆動する電圧波形であり、VD2は正側の選択電圧、VS2は負側の選択電圧、VM⁺はVD2を選択した後の非選択電圧、VM⁻はVS2を選択した後の非選択電圧である。VD2-VS

6

2は約40V程度であり、ほぼ、VD2-VM⁺=VM⁻-VS2の関係が成り立つ。すなわち、VD2とVS2の中央電圧をVCとすれば、VD2とVS2はVCに対して互いにほぼ対称であり、VM⁺とVM⁻もVCに対して互いにほぼ対称である。

【0014】VM⁺-VM⁻はVD2-VS2に比べてか なり小さい。また、前述したMLS駆動では正側と負側 の選択電圧の両方が常時必要である。これに対して、2 端子型非線形スイッチング素子を用いた液晶表示装置に おいては、ある時点で必要な選択電圧はVD2かVS2 の一方のみであり、同一タイミングにおいて両方の選択 電圧が必要となることは無い。図51は、この点に着目 し、Yドライバの耐圧がVD2-VS2の約半分で済む ように工夫した回路の例である。VD2が必要なタイミ ングではトランジスタ250をオン、トランジスタ25 2をオフさせる。これにより、VD(t)はVM[†]より 高い電圧であるVD2となり、VS(t)は容量結合に よりVS2より高い電圧であるVS1となる。VS2が 必要なタイミングではトランジスタ252をオン、トラ ンジスタ250をオフさせる。これにより、VS(t) はVM-より低い電圧であるVS2となり、VD(t) は容量結合によりVD2より低い電圧であるVD1とな る。同一タイミングにおいて選択電圧が正側か負側のど ちらか一方だけを与えればよい場合には、このようにY ドライバに加える電源電圧を揺さぶることにより、Yド ライバの耐圧をVD2-VS2の約半分で済ませること が可能である。以下、電源電圧をこのように揺さぶる駆 動方式を揺さぶり電源方式と表す。現在はこの揺さぶり 電源方式が、2端子型非線形スイッチング素子を用いた 液晶パネルでは主流となっている。

【0015】揺さぶり電源方式は上述のようにYドライバの耐圧がVD2-VS2の約半分で済むという長所はあるが、それにもかかわらず、液晶表示装置の消費電力を極端に増加させるという欠点がある。消費電力が増加する原因の一つは、Yドライバに寄生する全ての容量が揺さぶられる電圧幅で充放電するためと、揺さぶられるタイミングにおいてYドライバ内でショート的に電流が流れるためである。もう一つの原因は、電源回路自体の消費電力が大きいためであり、電源回路自体の消費電力を減らす良い方法が無いためである。

【0016】以上をまとめれば、図48、図49のような構成の電源回路には次のような問題点があった。

【0017】(1)パネルの充放電電流を供給する際の無効消費電力が大きい。

【0018】(2) Xドライバのロジック部での消費電流も高電圧のVEEから供給されるため、更に消費電力が増大する。

【0019】(3)オペアンプの電源として高電圧のVEEを用いるため、VEEからGNDに定常的に流れるオペアンプのアイドリング電流による消費電力が大き

い。

【0020】(4)電源回路に用いるオペアンプとして、高価格の低電力高耐圧オペアンプを用いなければならない。

【0021】また図51の構成の電源回路・駆動方式においても消費電力を低減できない。

【0022】本発明は以上のような課題を解決するもので、その目的とするところは、低消費電力で安価な電源回路、液晶表示装置、電子機器を提供することにある。 【0023】

【課題を解決するための手段】上記課題を解決するため
に本発明は、入力電源電圧が与えられ、表示素子を駆動するための第1~第N(N≥4)電位を供給する電源回路であって、周期的に発生するパルスを含むパルス状クロックにより生成されたクロックに基づきチャージ・ポンプ動作を行い、前記第1~第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、前記チャージ・ポンプ回路が含むポンピング・コンデンサの充電及びポンピングコンデンサによるバックアップ・コンデンサの充電を、前記パルス状クロックの前記パルスの発生期間において停止させる手段とを含むことを特徴とする。

【0024】本発明によれば、パルス状クロックのパルス発生期間では、ポンピング・コンデンサ、バックアップ・コンデンサの充電が停止され、これにより遷移タイミングでの電荷の逃げが防止される。なおパルス状のクロックとしては、ドライバICに用いられるラッチパルス等が最適である。

【0025】また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第1~第N(N≥4)電位を供給する電源回路であって、所与のクロックに基づきチャージ・ポンプ動作を行い、高電位側の前記第1電位と低電位側の前記第N電位のいずれかを、直接に又は調整手段を介して供給するチャージ・ポンプ回路と、複数のポンピング・コンデンサによりバックアップ・コンデンサを交互に充電するチャージ・ポンプ動作を所与のクロックに基づき行い、前記第1~第N電位の中の第I電位(1<I<N)を直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含むことを特徴とする。

【0026】本発明によれば、複数のポンピング・コンデンサによりバックアップコンデンサが交互に充電されるため、チャージ・ポンプ回路の出力能力を高めることができる。特に、供給しなければならない消費電流が一般的に多い中間電位の第 I 電位を、この出力能力の高いチャージ・ポンプ回路で発生することで、表示特性等を効果的に向上できる。

【0027】また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第 $1\sim$ 第N($N \ge 4$)電位を、供給する電源回路であって、所与のクロックに基づきチャージ・ポンプ動作を行い、前記第 $1\sim$ 第N電位のいず 50

8

れかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、前記チャージ・ポンプ回路が含むポンピング・コンデンサの充電及びポンピングコンデンサによるバックアップ・コンデンサの充電を、前記表示素子の駆動における1水平走査期間毎に行わせる手段とを含むことを特徴とする。

【0028】本発明によれば、1水平期間毎にチャージ・ポンプ動作を完了させることができ、これにより表示ムラの発生等を効果的に防止できる。

【0029】また本発明は、前記チャージ・ポンプ回路が、複数のポンピング・コンデンサによりバックアップ・コンデンサを1水平期間毎に交互に充電するチャージ・ポンプ動作を行うことを特徴とする。

【0030】このように複数のポンピング・コンデンサで1水平期間毎に交互にバックアップ・コンデンサを充電することで、1水平期間毎にチャージ・ポンプ動作を完了させることが可能となる。

【0031】また本発明は、前記チャージ・ポンプ回路 の所与のクロックを停止する手段を含むことを特徴とする。

【0032】本発明によれば、ごくわずかな素子数の増加だけで表示オフ制御が可能となり、表示オフ時の消費電流をほぼ零まで低減できる。

【0033】また本発明に係る液晶表示装置は、上記のいずれかの電源回路と、複数のデータ線電極と複数の走査線電極により駆動される液晶層を含む液晶パネルと、前記電源回路により供給される電位に基づいて前記データ線電極を駆動するデータ線ドライバと、前記電源回路により供給される電位に基づいて前記走査線電極を駆動する走査線ドライバとを含むことを特徴とする。

【0034】本発明によれば、電源回路自体の消費電力 のみならず、液晶表示装置の消費電力も低減でき、携帯 用電子機器等に最適な液晶表示装置を提供できる。

【0035】また本発明に係る液晶表示装置は、前記電源回路が、前記入力電源電圧に含まれる高電位側の第1入力電位、低電位側の第2入力電位を、前記第1~第N電位のいずれかとして供給する手段と、所与のクロックに基づきチャージ・ポンプ動作を行い、前記第1~第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含み、前記第1、第2入力電位を、前記データ線ドライバ及び走査線ドライバの少なくとも一方のロジック部の電源電圧として使用することを特徴とする。

【0036】本発明によれば、第1、第2入力電位が、第1~第N電位のいずれかとして使用されると共に、データ線ドライバ又は走査線ドライバのロジック部の電源電圧としても使用される。これにより、データ線ドライバ等のロジック部のために電源電圧を別に与える必要がなくなり、装置の使用者の利便性を図ることができる。

また装置の更なる低消費電力化も図れる。

【0037】また本発明は、前記電源回路が、所与のクロックに基づきチャージ・ポンプ動作により前記第1、第2入力電位と異なる電位を発生し、該発生電位を前記第1~第N電位のいずれかとして供給するチャージ・ポンプ回路を含むことを特徴とする。

【0038】本発明によれば、例えばロジック部の電源電圧と、液晶駆動に使用する第G、第J電位(1 < G、J < N)の電位差が異なる場合に、チャージ・ポンプ回路によりこれらが同一となるように調整することが可能となる。これにより、第1、第2入力電位をドライバのロジック部の電源電圧として使用することが、より容易になる。

【0039】また本発明に係る液晶表示装置は、前記電源回路が、前記データ線ドライバ用のラッチパルス又は前記走査線ドライバ用のシフトクロックにより生成されたクロックに基づきチャージ・ポンプ動作を行い、前記第1~第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路を含むことを特徴とする

【0040】ラッチパルス、シフトクロックは、周期的 に発生するパルスを含むパルス状のクロックであり、チャージ・ポンプ回路のクロックを生成するものとして最 適である。従ってこれらを使用することで、液晶表示装置の表示品質の維持と、低消費電力とを両立できる。

【0041】また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第 $1\sim$ 第N($N\geq 4$)電位を供給する電源回路であって、前記入力電源電圧に含まれる高電位側の第1入力電位を、前記第 $1\sim$ 第N電位の中の第G(1< G< N)電位として供給する手段と、前記、入力電源電圧に含まれる低電位側の第2入力電位を、前記第 $1\sim$ 第N電位の中の第3(1< J< N)電位として供給する手段と、前記、記第 $3\sim$ 100年の第 $3\sim$ 10年では基づきチャージ・ポンプ動作を行い、高電位側の前記第 $3\sim$ 11年では、調整手段を介して供給するチャージ・ポンプ回路と、所与のクロックに基づきチャージ・ポンプ回路と、所与のクロックに基づきチャージ・ポンプ動作を行い、低電位側の前記第 $3\sim$ 10年とを含むことを特徴とする。

【0042】液晶等の表示素子を駆動する場合、一般的に、高電位側の第1電位、低電位側の第N電位により供給しなければならない消費電流は少く、中間電位である第G電位、第J電位により供給しなければならない消費電流は多い。そして本発明によれば、第1、第N電位は、出力能力は低いが高効率のチャージ・ポンプ回路により供給され、第G、第J電位は、出力能力の高い入力電源電圧により供給される。この結果、本発明によれば、表示品質の維持と低消費電力化とを両立することが可能となり、低消費電力化を目指す液晶表示装置に最適の電源回路を提供できる。

【0043】また本発明は、前記第1~第N電位の中の

10

前記第1、第G、第J、第N電位以外の電位を、所与の クロックに基づきチャージ・ポンプ動作するチャージ・ ポンプ回路あるいは所与のオペアンプにより供給するこ とを特徴とする。

【0044】第1、第G、第J、第N電位以外の電位を、全てチャージ・ポンプ回路により供給すれば、更なる低消費電力化を図れる。一方、これらの電位の供給に、出力能力の高いオペアンプを用いたとしても、本発明では、オペアンプの動作電圧を低くできるため、消費電力はそれほど悪化しないという利点がある。

【0045】また本発明は、前記第1~第N電位を、前記第1入力電位、前記第2入力電位、該第1、第2入力電位の中点電位、並びに該第1、第2入力電位と異なる電位を発生した場合の該発生電位と該第1又は第2入力電位との中点電位のいずれかに対して対称に形成することを特徴とする。

【0046】即ち本発明によれば、第1~第N電位を、第1入力電位に対して対称に、あるいは第2入力電位に対して対称に、あるいは第2入力電位の中点電位に対して対称に、あるいは発生電位と第1又は第2入力電位との中点電位に対して対称に形成することができる。

【0047】また本発明は、前記第1、第2入力電位のいずれかに基づき該第1、第2入力電位と異なる電位を発生し、該発生電位を前記第G、第J電位のいずれかとすることを特徴とする。

【0048】例えば第1、第2入力電位の電位差に比べて、必要とされる第G、第J電位の電位差が大きい場合を考える。この場合に、本発明によれば、例えば第1入力電位から、より高い電位を発生することで、所望の電位差を持つ第G、第J電位を得ることができる。これによりロジック電圧の低電圧化等が可能となる。

【0049】また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第1~第N(N≥4)電位を供給する電源回路であって、所与のクロックに基づきK倍(K≥2)昇圧のチャージ・ポンプ動作を行い、前記第1~第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、所与のクロックに基づきL/M倍(但しL/Mは整数でない)降圧又はM/L倍昇圧のチャージ・ポンプ動作を行い、前記第1~第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含むことを特徴とする。【0050】本発明によれば、例えば6倍昇圧回路と1/3倍降圧回路とが混在するような電源回路を実現できる。これにより、表示素子の駆動に必要とされる種々の電圧群を、低消費電力で供給することが可能となる。

【0051】また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第1~第N($N \ge 4$)電位を供給する電源回路であって、所与のクロックに基づきK倍($K \ge 2$)昇圧又はL/M倍(但しL/Mは整数でな

い)降圧又はM/L倍昇圧のチャージ・ポンプ動作を行い、前記第1~第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、前記チャージ・ポンプ回路の昇圧倍率又は降圧倍率を変更する手段とを含むことを特徴とする。

【0052】本発明によれば、チャージ・ポンプ回路が行う昇圧又は降圧の倍率を変更でき、例えば6倍昇圧回路を5倍昇圧回路に変更すること等が可能となる。例えば表示素子の特性、入力電源電圧の値に応じて昇圧倍率等を変更することで、必要となる種々の駆動電圧群を形成することが可能となる。なお、昇圧、降圧倍率の変更は、外部端子等を用いても行えるようにしておくことが望ましい。

【0053】また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第1~第N($N \ge 4$)電位を供給する電源回路であって、所与のクロックに基づきチャージ・ポンプ動作を行い、高電位側の前記第1電位又は低電位側の前記第N電位を直接に又は調整手段を介して供給するチャージ・ポンプ回路と、前記入力電源電圧の投入後の所与の期間、前記チャージ・ポンプ回路による前記第1電位又は前記第N電位の供給を停止する手段とを含むことを特徴とする。

【0054】本発明によれば、入力電源電圧の投入後、 所与の期間が経過し、制御回路等が正常に動作した後 に、第1又は第N電位の供給を開始させることが可能と なる。これによりシステムの正常な立ち上げが可能とな る。

【0055】また本発明は、入力電源電圧が与えられ、 表示素子を駆動するための第1~第N(N≥4)電位を 供給する電源回路であって、前記入力電源電圧に含まれ る高電位側の第1入力電位を、前記第1~第N電位の中 の第G (1 < G < N) 電位として供給する手段と、前記 入力電源電圧に含まれる低電位側の第2入力電位を、前 記第1~第N電位の中の第J(1<J<N)電位として 供給する手段と、前記入力電源電圧に含まれ前記第1、 第2入力電位よりも高電位側又は低電位側の第3入力電· 位を、高電位側の前記第1電位と低電位側の前記第N電 位のいずれかとして供給する手段と、所与のクロックに 基づきチャージ・ポンプ動作を行い、前記第1、第N電 位のいずれかを直接に又は調整手段を介して供給するチ ャージ・ポンプ回路と、所与のクロックに基づきチャー ジ・ポンプ動作を行い、前記第G、第J電位よりも高電 位側又は低電位側の第F電位(1<F<N)を、直接に 又は調整手段を介して供給するチャージ・ポンプ回路と を含み、前記第1~第N電位の中の前記第1、第F、第 G、第1、第N電位以外の電位を、所与のクロックに基注 づきチャージ・ポンプ動作するチャージ・ポンプ回路に より供給することを特徴とする。

【0056】本発明によれば、必要とされる消費電流に ポンプ動作により発生する。中央電位VCにはG.N.D. 見合った出力能力を有する回路及び手段により第1~第 50 をそのまま用いる。またG.N.D.に対して-V.3.と対称な

12

N電位の供給が可能となり、表示品質の維持と低消費電力化とを両立できる。

【0057】また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第1~第N(N≥4)電位を供給する電源回路であって、所与のクロックに基づきチャージ・ポンプ動作を行い、前記第1~第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、前記入力電源電圧の供給停止、前記所与のクロックの供給停止あるいは表示オフ制御信号の入力の少なくとも1つがなされた場合に、前記第1、第N電位の少なくとも一方により電圧が供給される回路部分の残留電荷を放電させる手段とを含むことを特徴とする。

【0058】本発明によれば、表示素子に高電圧が印加され続ける等の事態が防止され、信頼性の向上等を図ることができる。

【0059】また本発明に係る電子機器は、前記液晶表示装置を含むことを特徴とする。

【0060】本発明によれば、液晶表示装置のみならず、これを含む電子機器の低消費電力化を図ることができる。これにより携帯用情報機器等の電子機器の電池寿命を延ばすこと等が可能となる。

[0061]

【発明の実施の形態】以下、本発明の実施例を図面に基づいて説明する。なお、特に記さないかぎり便宜上GN Dの電位を 0 V として説明を進める。

【0062】 [実施例1] 図1に実施例1の電源回路の プロック図を示す。この電源回路は図49の電源回路と 同一の出力電圧を発生する機能を持つ。

【0063】この電源回路の入力電源電圧は、Vcc (第1入力電位)、GND (第2入力電位)のみであり単一電源入力となっている。また水平走査期間毎に発生するパルスから成るラッチパルスLPが入力される。クロック形成回路1は、LPに基づき、チャージ・ポンプ回路に必要な、タイミングの異なるいくつかのクロック信号を形成するものであり、Vcc及びGNDを電源としている。負方向6倍昇圧回路2は、Vccを基準にGNDを負方向へ6倍昇圧した電圧VEEをチャージ・ポンプ動作により発生する。Vccが3.3Vの時、VEEは-16.5Vになる。コントラスト調整回路3は、最適コントラストとなる選択電圧VLをVEEに基づき発生する。このVLはY電極の負側選択電圧となる。2倍昇圧回路4は、VLを基準にGNDを2倍昇圧した正

発生する。このVLはY電極の負側選択電圧となる。2倍昇圧回路4は、VLを基準にGNDを2倍昇圧した正側の選択電圧VHをチャージ・ポンプ動作により発生する。負方向2倍昇圧回路5は、Vccを基準にGNDを負方向へ2倍昇圧した電圧である-V3をチャージ・ポンプ動作により発生する。1/2降圧回路6、7は、Vcc-GND間を2等分した電圧である-V2をチャージ・ポンプ動作により発生する。中央電位VCにはGNDなるのまま用いる。またGNDに対して-V3と対称な

電位であるV3には、Vccをそのまま用いる。以上で液晶パネルを駆動する電圧は形成できた。この電源回路では、出力される電圧VH、V3、V2、VC、一V2、一V3、VLは、GND(第2入力電位)に対して対称となる。なお回路8は、VLよりVccだけ高い電圧を形成し、これをYドライバのロジック電圧VDDyとして供給するものである。VDDy自体はパネルには直接加えられることがないため、電圧の対称性の対象外である。

【0064】以上説明した本実施例は、次のような構成 上の特徴を有している。

【0065】(1)本実施例では、入力電源電圧に含まれる高電位側の第1入力電位Vcc、低電位側の第2入力電位GNDを、第1~第N電位(N \ge 4)の中の第G電位V3、第J電位VCとしてそのまま用いている。また所与のクロックに基づきチャージ・ポンプ動作を行い、高電位側の第1電位VH、低電位側の第N電位VLを、直接に又は調整手段(コントラスト調整回路3)を介して供給する2倍昇圧回路4、負方向6倍昇圧回路2を含んでいる。

【0066】背景技術において説明したように、液晶パ ネル自体の消費電流は、Y電極の非選択電圧VCと、X 電極の駆動電圧V3、V2、-V2、-V3との間で流 れるものが大部分である。例えば1/240デューティ の場合、選択状態のY電極は4ラインのみであるのに対 して残りの236ラインは全て非選択状態だからであ る。本実施例はこの点に着目し、第1電位VH、第N電 位VLを、出力能力(電流供給能力)は低いが高効率の チャージ・ポンプ回路で供給すると共に、中間電位であ る第G電位V3、第J電位VCには出力能力の高い入力 30 電源電圧Vcc、GNDを接続している。このようにす ることで、表示品質の維持と低消費電力化とを両立でき る。一方、図49の電源回路は、全ての電流が第1電位 VEE、第N電位GND間を流れる構成となっているた め、VEEを形成する回路は出力能力の高いものでなけ ればならない。従って、VEEをチャージ・ポンプ回路 で供給することがほとんど不可能であり、表示品質の維 持と低消費電力化とを両立できない。

【0067】(2)本実施例では、第1~第N電位の中の前記第1、第G、第J、第N電位以外の電位V2、一V2、一V3を、所与のクロックに基づきチャージ・ポンプ動作する1/2降圧回路6、7、負方向2倍昇圧回路5により供給している。このようにV2、一V2、一V3もチャージ・ポンプ回路により供給することで、更なる低消費電力化を図れる。しかも本実施例によればチャージ・ポンプ動作に必要なクロックをチャージ・ポンプ回路間で共有できるため、制御が容易であり、回路規模の増大も最小限に抑えることができる。

【0068】なお図2に、V2、-V2をオペアンプO P1、OP2により供給する場合のブロック図を示す。 14

R1、R3は、V3、VC(GND)間を電圧分割するためのブリーダ抵抗、R2、R4は、VC、一V3間を電圧分割するためのブリーダ抵抗である。またOP1、OP2は、ブリーダ抵抗により分割された電圧を低インピーダンスで出力するためのオペアンプである。またR11、R12は、OP1、OP2の出力電流を制限して動作の安定化を図るともにその消費電力を減らすための抵抗であり、C1~C4はV2、一V2の変動を抑えるための平滑コンデンサである。OP1はV3、VCを電源として、OP2はVC、一V3を電源として動作する。C1はV3、VC間に、C4はVC、一V3間に配置してもよい。このようにV2、一V2をオペアンプOP1、OP2により供給しても、OP1、OP2は、図49の電源回路と異なり、小さい電源電圧で動作するため、この部分の消費電力を許容範囲内に抑えることができる。

【0069】(3) また本実施例は、所与のクロックに基づきK倍(K≥2) 昇圧のチャージ・ポンプ動作を行い、第1~第N電位のいずれかを直接に又は調整手段(コントラスト調整回路3)を介して供給する負方向6倍昇圧回路2、2倍昇圧回路4、負方向2倍昇圧回路5と、所与のクロックに基づきL/M倍(但しL/Mは整数でない)降圧又はM/L倍のチャージ・ポンプ動作を行い、第1~第N電位のいずれかを直接に又は調整手段を介して供給する1/2降圧回路6、7とを含む。このように本実施例では、K倍昇圧を行うチャージ・ポンプ回路と、L/M倍降圧等を行うチャージ・ポンプ回路とを混在させている。これにより、単一入力電源(Vcc、GND)から種々の電圧を低消費電力で供給することが可能となる。

【0071】なお図1ではコントラスト調整回路3をVL側にのみ設けたが、VH側のみに設けたり、VH側とVL側の両方に設けてもかまわない。図1では、一方側にのみコントラスト調整回路3を設け、コントラスト調整回路3で得た電圧VLに基づいて2倍昇圧回路4によりVHを生成している。この構成では、コントラスト調整回路3によりVLを調整することで、VHも自動的に調整できるという利点がある。MIMにコントラスト調整回路3を設ける構成によると、VH、VLを独立に調整できるという利点がある。MIM

等の非線形スイッチング素子は、電圧を印加する方向によって電流の流し易さが異なるというの特性を有している。従って、MIM等を用いた液晶表示装置では、 | VH | を | VL | に対して O. 5 V程度低くすることが好ましい場合がある。従って、このような場合には、コントラスト調整回路を VH側と、 VL側の両方に設けることが望ましい。 具体的には、 VH側のコントラスト調整回路にダイオード等を含ませ、このダイオードの順方向電圧を利用して VHを降圧すればよい。

【0072】また図1では、7レベルの電圧を得るために1/2降圧回路6、7を設けたが、所望の電圧が5レベルの場合には、1/2降圧回路6、7を省略すればよい。

【0073】以上の構成の本実施例によれば、以下に述べる理由により、4ライン同時選択法で駆動される液晶表示装置の低消費電力化が可能となる。

【0074】第一の理由は、パネルの充放電電流による 消費電力が究極的にまで低減するからである。パネル電 流の大部分を占める充放電電流、即ちX電極と非選択状 態のY電極との間で流れる充放電電流について考える。 20 X電極の電圧V3、-V3、V2、-V2と、Y電極の 電圧VCとの間で流れる充放電電流を各々IP3、IM 3、IP2、IM2とする。するとIP3による消費電 力はVcc×IP3となる。またチャージ・ポンプ回路 は極めて髙効率であるから、IM3による消費電力もほ ぼVcc×IM3となり、IP2、IM2による消費電 力も各々ほぼ(1 / 2)×V c c×I P 2、(1 / 2) ×Vcc×IM2となる。一方、図49の背景例では、 高電圧をVEEとすると、これら各電流による消費電力... tveexip3 veexim3 veexip2. VEE×IM2となる。VEEは25V程度であり、V c c は3. 3 V程度であるから、I P 3、 I M 3 による 消費電力は背景例の1/7以下となり、IP2、IM2 による消費電力は1/14以下となる。

【0075】次に、X電極と選択状態のY電極との間で流れる充放電電流について考える。Y電極の電圧VH、VLとX電極との間で流れる充放電電流を各々IVH、IVLとする。すると、やはり、チャージ・ポンプ回路の高効率性から、IVH、IVLによる消費電力は各々ほぼ5×Vcc×IVH、5×Vcc×IVLとなり、背景例の消費電力よりも小さくなる。

【0076】第二の理由は高速で動作し消費電流の大きいXドライバのロジック部での消費電力が低減するからである。前述したように、背景例の電源回路では、Xドライバのロジック部での消費電流が高電圧VEEから供給されているため、消費電力がVEE×消費電流となる。これに対して、本実施例では消費電力がVcc×消費電流となり、背景例の1/7以下となる。

【0077】第三の理由は高電圧VEEを形成する昇圧 回路の消費電力が小さいからである。一般に、チャージ 16

・ポンプ式の昇圧回路は昇圧能力が小さく、大きな電流 を取り出すと出力電圧が低下してしまう。背景例の電源 回路で駆動する液晶表示装置では、高電圧系の電流が大 きいため、VEEを形成するのにチャージ・ポンプ式の 昇圧回路では能力不足である。従って背景例では、コイ ルに流す電流を断続する時に発生する高電圧を整流して 高電圧VEEを形成するスイッチング・レギュレータ方 式のDC-DCコンバータが用いられる。スイッチング ・レギュレータ方式のDC-DCコンバータの効率は5 V入力のもので通常80%程度、3.3V入力のもので は60%程度と極めて低い。このため、VEEを形成す る昇圧回路まで含めると、背景例の電源回路で駆動する 液晶表示装置の消費電力は大変大きい。これに対し本実 施例の電源回路で駆動する液晶表示装置は高電圧系の電 流が小さい。従って、高電圧VEEは、出力能力は小さ いが高効率のチャージ・ポンプ式昇圧回路で供給でき、 VEEを形成する昇圧回路まで含めた消費電力を大きく 低減できる。

【0078】以上が本実施例の電源回路により液晶表示装置の低消費電力化が可能となる理由である。実際に図1の方式の電源回路でドット数が640×480、ドットピッチが0.2mmの2画面駆動の液晶表示装置を駆動してみたところ、典型的な消費電力が12mW程度という期待通りの値であった。

【0079】なお本実施例の電源回路をIC化する場合、VLの形成は、前述したバイポーラ・トランジスタによる回路を外付けする方式ではなく、オペアンプ形式のレギュレータをICに内蔵させることでも可能である。また、ICの耐圧を下げるために、VH形成用の2倍昇圧回路4を構成する素子のうち、VHーGNDをスイッチングするトランジスタを外付けとし、それ以外を1チップにまとめることも実用的な手段である。

【0080】本実施例の電源回路では、その構成のほとんどをチャージ・ポンプ回路で形成しているため、コンデンサを多く必要とする印象を与える。しかしながら実際には、チャージ・ポンプ回路に含まれるバックアップ・コンデンサの一部を省略したり、0.1 μ F 程度の小さな容量値のもので済ませることが可能である。これは、液晶パネル自体が持つ容量が、バックアップ・コンデンサとして働くためと考えられる。

【0081】 [実施例2] 実施例2は、図1のクロック形成回路1に関する実施例であり、図4にその構成の一例を、図5にその動作を説明するためのタイミングチャートを示す。この回路全体はVcc-GND系で動作する。また基本クロック信号として、水平走査期間(1H)毎に発生するパルスを含むラッチパルスLPを使用する。Dタイプ・フリップフロップDFは、/Q出力がな書き込みデータ入力Dに接続されており、これによりLPの立ち上がりエッジでトグル動作をする。ノア回路Nor1、Nor2は、2相のクロック信号A、Bを形成

するためのものであり、インバータ回路Inv1、Inv2、Inv3は、各々、A、B、/Doffの逆相の信号/A、/B、Doffを形成するためのものである。

【0082】(1)パルス状クロック

本実施例では、周期的に発生するパルス(図5のP1、P2等)を含むパルス状クロックLPにより生成されたクロックに基づき、チャージ・ポンプ回路(図1の負方向6倍昇圧回路2等)にチャージ・ポンプ動作を行わせている。そしてチャージ・ポンプ回路が含むポンピング・コンデンサの充電、及びポンピングコンデンサによるバックアップ・コンデンサの充電を、パルス状クロックLPのパルスの発生期間において停止させている。即ち、図5のTpに示すように、LPのパルスの発生期間(LPがハイレベルの期間)は、信号Aも信号Bもロウレベルになるようにしている。信号A、Bがロウレベルになると、チャージ・ポンプ回路を形成するスイッチ群(トランジスタ群)は全てオフになり、これにより、遷移タイミングでの電荷の逃げを防止できる。

【0083】但し、この遷移タイミングでのスイッチ群 20 のオフ時間が長すぎると(Tpの期間が長すぎると)、逆にポンピング・コンデンサ、バックアップ・コンデンサを充電する時間が短くなるため、必要な電圧が得られなくなる。LPは、パルス幅が通常100ms~300ms程度、周期が数十μs~100μs程度のパルス状クロックであるため、この回路の基本クロックとして好都合である。また、パネルの充放電は1水平走査(1 H) 周期で起こるため、LPを用いて1日周期でパネルの駆動電圧を充電することは理に合っている。LPを入力とせず、CR発振回路等で基本クロックを内部発生す 30 ることも可能ではあるが、ドライバICに入力されるラッチパルスを、本電源回路の基本クロックにも転用する方が回路が簡単となり好ましい。

【0084】なお本実施例で使用するパルス状クロックは、Xドライバ用のラッチパルスであるLPに限らず、例えばYドライバ用のシフトクロックYSCL等を用いてもよい。またパルス状クロックを用いない場合には、スイッチ群をオフさせる期間Tpを、ディレイ回路等を利用して作り出せばよい。

【0085】(2) クロックの停止機能

また本実施例では、表示オフ制御信号/Doffがロウレベルに間は、信号Aも信号Bもロウレベルにして、チャージ・ポンプ回路の動作が停止するようにしている。即ち電源回路に、チャージ・ポンプ回路に与えるクロックを停止する機能を持たせている。この機能を付加することで、表示オフ制御時の電源回路の消費電力をほぼ零にできる。また、選択電圧の出力が同時に停止するため、Yドライバに表示オフ制御機能が無いものを用いても、液晶表示装置全体として表示オフ制御機能を持たせることが可能となる。なお、図4の例では電源回路をI

18

C化した時のテスト容易性を考慮し、DFにリセットをかけることによってクロックの発生を停止し、チャージ・ポンプ回路の動作を停止している。しかしながら、LPと/Doffを所与のAND回路に入力し、得られた信号を新たな基本クロックとするという方法を用いても、チャージ・ポンプ回路の動作を停止することは可能である。

【0086】 [実施例3] 実施例3は、図1の負方向6倍昇圧回路2、2倍昇圧回路4等のチャージ・ポンプ回路に関する実施例である。

【0087】(1)基本概念

図6はチャージ・ポンプ回路の最も基本となる概念図である。図6においてSWaとSWbは連動スイッチであり、一方がA側に倒れている間は他方もA側に倒れている。また図6ではSWa、SWbを機械的なスイッチで表したが、実際にはスイッチSWa、SWbは、A側との導通・遮断を制御するMOSトランジスタと、B側との導通・遮断を制御するMOSトランジスタの通常2つのトランジスタにより構成できる。

【0088】SWa、SWbがA側に切り替わっている間は、ポンピング・コンデンサCpはVb-Vaの電圧で充電される。次いでSWa、SWbがB側に切り替わると、Cpに充電された電荷がバックアップ・コンデンサCbに転送される。このスイッチング動作を繰り返すことにより、Cbに加わっている電圧、すなわち、Ve-Vd間の電圧はVb-Va間の電圧とほぼ等しい値に近づく。この時、Vdがある定まった電圧である場合には、VdよりVb-Vaだけ高い電圧がVeに発生する。逆に、Veがある定まった電圧である場合には、Veがある定まった電圧である場合には、VeよりVb-Vaだけ低い電圧がVdに発生する。以上がチャージ・ポンプ回路の基本動作である。次に述べるように、Va、Vb、Vd、Veをどこに接続するかによって、この回路が昇圧回路として機能したりする。路として機能したりする。

【0089】(2)2倍昇圧

図7は、図6においてVdをVbに結線したもので、2倍昇圧用チャージ・ポンプ回路の概念図となる。つまり、上述した理由により、SWaとSWbが連動スイッチング動作を繰り返すことでVe-Vd=Ve-Vb=

Vb-Vaとなるから、Ve-Va=(Ve-Vb) +
(Vb-Va) = 2×(Vb-Va)が成立する。すなわち、Vaを電位の基準レベル(0V)とするとVe=
2×Vbとなり、VeはVbを2倍昇圧した電圧となる。

【0090】(3)負方向2倍昇圧

図8は、図6においてVeeVaに結線したもので、負方向2倍昇圧用チャージ・ポンプ回路の概念図となる。 SWa & SWbが連動スイッチング動作を繰り返すことでVe-Vd=Va-Vd=Vb-Va & なるから、 $Vb-Vd=(Vb-Va)+(Va-Vd)=2\times(Vb-Va)$

b-Va)が成立する。すなわちVbを電位の基準レベル (0 V) とすると $Vd=2\times Va$ となり、VdはVaを負方向へ2倍昇圧した電圧となる。

【0091】(4)1/2降圧

図9は、図8において入力電圧をVb-VaからVb-Vdに変更したものであり、1/2降圧用チャージ・ポ ンプ回路の概念図である。Veが出力電圧であり、Ve につながる負荷が消費する電流はバックアップ・コンデ ンサCbから供給される。まず、SWa、SWbがB側 と導通している時はCpとCbとは並列接続になるか ら、このCp、Cbに加わっている電圧は等しい。次に SWa、SWbがA側に切り変わると、直列接続となっ たCp、Cbが、入力電圧Vb-Vd間に入る形とな り、Ср、Сbに加わる電圧は入力電圧の半分となる。 次いで再びSWa、SWbがB側に切り変わると、Cp とCbは並列接続になるから、Cpに蓄えられていた電 荷がCbに供給され、Cpに加わる電圧とCbに加わる 電圧が等しくなる。従って、Cp、Cbに蓄えることの できる電荷が、Veの負荷電流により持ち去られる電荷 に比べて充分に大きければ、SWaとSWbが連動スイ 20 ッチング動作を繰り返すことで、Veには、入力電圧の 1/2に近い出力電圧が発生することになる。

【0092】(5)負方向6倍昇圧

図10は、負方向6倍昇圧用チャージ・ポンプ回路の一例を示す概念図であり、図11(A)、図11(B)は、各々、SWa1~SWa3及びSWb1~SWb3がA側、B側に切り替わっている時の接続関係図である。SWa1~SWa3及びSWb1~SWb3は連動スイッチであり、Cp1~Cp3はポンピング・コンデンサ、Cb1とCb23はバックアップ・コンデンサで30ある。

【0093】前述した負方向2倍昇圧回路と同じ動作に

より、-V3Bには、Vccを基準としてGNDを負方。

向へ2倍昇圧した電圧である-2×(Vcc-GND) が発生する。全スイッチがA側に切り替わっている場合 は、図11 (A) に示すように、Cp2とCp3は並列 接続となるため、Cp2、Cp3は、各々、ほぼ2× (Vcc-GND) の電圧で充電されることになる。 【0094】次に全スイッチがB側に切り変わると、図 11 (B) に示すように、直列接続されたCp2、Cp 3が、Cb23に並列接続される。Cp2、Cp3は、 前述のように2×(Vcc-GND)で充電されてい る。従って、-V3B、VEE間には4×(Vcc-G ND)の電圧が発生し、この電圧でCb23が充電され る。以上の理由から、全スイッチが連動スイッチング動 作を繰り返すことで、VEEには、Vc·cを基準にGNi Dを負方向へ6倍昇圧した電圧、即ちVcc-6×(V. cc-GND) が発生する。例えばVcc=3Vの場合・ には、-V3Bには-3V、VEEには-15Vの電圧 が発生する。

20

【0095】図12は、負方向6倍昇圧用チャージ・ポンプ回路の他の例を示す概念図であり、図13(A)、図13(B)は、各々、SWa1~SWa3及びSWb1、SWb23がA側、B側に切り替わっている時の接続関係図である。Cp1~Cp3はポンピング・コンデンサ、Cb1~Cb3はバックアップ・コンデンサである。

【0096】図10の回路と同様に、-V3Bには、V ccを基準にGNDを負方向へ2倍昇圧した電圧である $-2 \times (Vcc-GND)$ が発生する。全スイッチがA側に切り替わっている時は、図13(A)に示すように、Cp2は、ほぼ $2 \times (Vcc-GND)$ の電圧で充電される。また図12に示すようにCp2、Cb2、SWb23、SWa2から成る回路は、Cp1、Cb1、SWb1、SWa1から成る回路と同様に、負方向2倍昇圧回路となっている。従ってCb2も、 $2 \times (Vcc-GND)$ の電圧で充電され、VEMには、 $-4 \times (Vcc-GND)$ の電圧が発生する。これによりCp3は、 $4 \times (Vcc-GND)$ の電圧で充電されることになる。

【0097】次に全スイッチがB側に切り替わると、図13(B)に示すように、-V3BとVEEとの間にCP3が挿入される接続関係になる。-V3Bの電圧は $-2\times(Vcc-GND)$ であり、Cp3は $4\times(Vcc-GND)$ の電圧で充電されている。従ってVEEには結局、Vccを基準にGNDを負方向へ6倍昇圧した電圧、即ち $Vcc-6\times(Vcc-GND)$ の電圧が発生する。

【0.098】図1.0の回路は図12の回路と異なり、一V3BとVEEとの中間の安定した電圧であるVEMが不要であるため、図12の回路よりも必要なコンデンサの数が1つ少なくてよいという利点がある。一方、図12の回路は、Cp2及びCp3の十電極につながるスイッチが共用となるため、図10の回路よりも必要なスイッチの数が1つ(トランジスタ数としては2つ)少なくてよいという利点がある。更に、中間電圧VEMを形成することで図10の回路よりもトランジスタのドレイン耐圧が低くてもよくなり、トランジスタのサイズを小さくできるという利点もある。

□ 【0099】(6)3/2倍昇圧

図14(A)、図14(B)は、3/2倍昇圧用チャージ・ポンプ回路の概念図である。CpH、CpLはポンピング・コンデンサであり、Cbはバックアップ・コンデンサである。図14(A)、14(B)に示すように、この回路では、CpH、CpL、Cbが直列接続になっている状態と、Cb、CpH、CpLが並列接続になっている状態とが交互に繰り返される。CpH、CpLに加わっている電圧を各々VcpH、VcpLと表すと、図14(B)でCpHとCpLが並列接続になっていることから、Vc.pH=VcpLとなる。また図14

(A) のようにCpHとCpLとがVcc-GND間に 直列接続となった時、CpHとCpLにはVcc01/20電圧が充電される。その後、図14(B)の接続状態となった時、CpHとCpLに蓄えられていた電荷が Cbに供給される。この動作を何回も繰り返すことにより、Cb、CpH、CpLに加わっている電圧はどれも Vcc01/2に近づき、この結果、出力電圧にはVcc22倍に昇圧した電圧が発生する。

【0100】(7)負方向3/2倍昇圧

図15(A)、図15(B)は、負方向3/2倍昇圧用チャージ・ポンプ回路の概念図である。動作原理は上記の3/2倍昇圧と同様であるため、詳細な説明は省略する。3/2倍昇圧の場合と同様に、ポンピング・コンデンサCpH及びCpLがバックアップ・コンデンサCbと直列接続になっている図15(A)の状態と、CbとCpHとCpLが並列接続になっている図15(B)の状態とを交互に繰り返すことにより、上記の3/2倍昇圧とは逆方向の昇圧電圧-3/2×Vccを得ることができる。液晶表示装置のドライバICには、ロジック電圧と、そのロジック電圧よりも負側の電圧とを必要とすることがよくあり、そうした液晶表示装置にこの回路を応用することにより、液晶表示装置の低消費電力化が可能となる。

【0101】(8)2/3倍降圧

図16(A)、図16(B)は、2/3倍降圧用チャージ・ポンプ回路の概念図である。この回路においても、ポンピング・コンデンサCpH及びCpLがバックアップ・コンデンサCbと直列接続になっている図16

(A) の状態と、CbとCpHとCpLが並列接続になっている図16(B) の状態とを交互に繰り返す。Cb、CpH、CpLに加わっている電圧は図16(B)では並列接続になることから全て同一となり、図16

【0102】(9)負方向2/3倍降圧

図17(A)、図17(B)は、負方向2/3倍降圧用チャージ・ポンプ回路の概念図である。動作原理は上記の2/3倍降圧と同様であるため、詳細な説明は省略する。2/3倍降圧の場合と同様に、CpH及びCpLがバックアップ・コンデンサCbと直列接続になっている図17(A)の状態と、CbとCpHとCpLが並列接続になっている図17(B)の状態とを交互に繰り返すことにより、2/3倍降圧の場合とは逆方向の降圧電圧 $-2/3 \times Vc$ c c を得ることができる。

【0103】(10)チャージ・ポンプ回路の具体例

22

図18に、図8に示す負方向2倍昇圧用チャージ・ポンプ回路の基本部分を、個別部品で構成した場合(ディスクリートで構成した場合)の例を示す。Vxを入力電圧、Vyを出力電圧とし、Vx>0とする。タイミングT1(図19参照)でPMOSトランジスタのTrp1とTrp2はオンし、ポンピング・コンデンサCpをVx-GNDの電圧で充電する。この時N-MOSトランジスタのTrn1とTrn2はオフしている。次のタイミングT2ではTrp1とTrp2をオフさせるとともにTrn1とTrn2をオンさせて、ポンピング・コンデンサCpに充電されていた電荷をバックアップ・コンデンサCpに充電されていた電荷をバックアップ・コンデンサCbに移す。図18のようにTrn1のソース電極をGNDに接続しておけば、上記タイミングT1、T2の動作を交互に繰り返すことにより、出力VyにはGNDに対してVxと対称な電圧が発生する。

【0104】図18においてトランジスタのゲートに入 る信号/A1、/A2、B、B2は、例えば図19に示 すような位相と電圧の信号である。これらの信号のレベ ルがVCとGNDの間でない場合には、信号をレベルシ フトする手段が必要となる。個別部品を用いる場合の簡 単なレベルシフト方法は図20(A)、図20(B)の ようにカップリング・コンデンサCsとダイオードDを 利用する方法である。カップリング・コンデンサCsの 容量は470pF程度あればよい。図20(A)の接続 により、信号/Aと同位相、同振幅であり、且つ PMO SトランジスタTrpをオン/オフできるゲート信号/ Axを得ることができる。また図20(B)の接続によ り、信号Bと同位相、同振幅であり、且つNMOSトラ ンジスタTrnをオン/オフできるゲート信号Bxを得 ることができる。Rpは数MΩの抵抗で、ダイオードの リーク電流を補償しゲート信号の電圧を安定化する働き をしている。

【0105】以上は個別部品を用いてチャージ・ポンプ 回路を構成する場合について述べた。これに対してチャ ージ・ポンプ回路をモノリシックIC化する場合は、チャージ・ポンプ回路のトランジスタ構成やレベルシフト 手段には、よりモノリシックIC化に適した公知の構成 ・手段を採用すればよい。

【0106】 (11) ダイオードを用いたチャージ・ポ 40 ンプ回路

図21に、スイッチ素子としてトランジスタの代わりに ダイオードD1、D2を用いた場合のチャージ・ポンプ 回路の構成例を示す。V1は、安定した入力電圧であり、Vxは、振幅電圧がVpであり駆動能力の高いクロックである。この回路によれば、ダイオードの順方向電圧を約0.6Vとすれば、出力電圧V2=V1-(クロック振幅電圧<math>Vp-約0.6V)を効率よく発生させることができる。

【0107】次に図22のタイミングチャートを用いて 50 動作について説明する。なお説明を簡単にするためにダ イオードD1、D2の順方向電圧を0Vとする。期間T cにおいては、Vx=Vaであり、またD1が順方向バイアスとなっているためVd=V1となっている。従って、コンデンサCpは、V1-Vaの電圧で充電される。期間Tdになると、Vdのレベルは、Cpに引っ張られ、Vxの電圧降下分であるVpだけ下がる。これにより、 $V1\to Cb\to D2\to Cp\to Vx$ のルートで電流が流れ、Cbが充電される。以上の期間Tc、Tdでの動作を繰り返すことで、出力電圧V2=V1-Vpを得ることができる。

【0108】なお図23に示すように、図21の回路を 2段重ねれば、V3として、V1-2×(Vp-約0.6 V)の電圧を得ることができる。同様に3段重なれば、V1-3×(Vp-約0.6 V)の電圧を得ることができる。

【0109】以上のように、本発明のチャージ・ポンプ 回路としては、トランジスタ等を用いるもののみなら ず、ダイオードを用いるもの等、種々のものを採用でき る。

【0110】〔実施例4〕実施例4は、チャージ・ポン プ回路の出力能力(電流供給能力)を大きくする手法に 関する実施例である。基本的には、チャージ・ポンプ回 路を形成するトランジスタのオン抵抗を低くし、コンデ ンサの容量値を大きくすれば出力能力を大きくできる が、他の手法による方が効率的な場合もある。その1つ の手法として、複数のポンピング・コンデンサを用意 し、この複数のポンピング・コンデンサによりバックア ップ・コンデンサを交互に充電する手法が考えられる。 その他の手法として、LPの周波数を2倍にする回路を 追加し、LPの半周期毎にチャージ動作、ポンプ動作を させるという手法も可能である。例えば図1における一 V3は、-V3につながる回路部分で消費する電流と、 -V2につながる回路部分で消費する電流とにより、二 重に電圧低下を起こす。従って、-V3を供給するチャ ージ・ポンプ回路は、上記した種々の手法により出力能 力を大きくしておくことが望ましい。

【0111】図24に、複数のポンピング・コンデンサ Cp1、Cp2を設けて、出力能力を高める回路例を示 す。ここでも図18と同様に、個別部品で回路を構成し た場合の例を示す。

【0112】信号A、/A、B、/Bは、図4で説明したクロック形成回路により形成した信号であり、Vxは入力電圧である。Aがハイレベルである期間をT1、Bがハイレベルである期間をT2とする。T1の期間はTrn1、Trn2、Trp3、Trp4はオフしており、Trp1とTrp2はオンしている。これによりCp1が電圧Vxで充電される。またTrn3とTrn4もオンしているため、前回にCp2に充電されていた電。荷がCbへ移る。次にT2の期間では、Trp1、Trp2、Trn3、Trn4はオフしており、Trp3と

24

Trp4はオンしている。これによりCp2が電圧Vxで充電される。またTrn1とTrn2もオンしていてため、前回にCp1に充電されていた電荷がCbへ移る。このように2つのチャージ・ポンプコンデンサCp1、Cp2で交互にCbに電荷を供給してやることで、より出力電圧の平滑度が良く出力能力の大きいチャージ・ポンプ回路を実現できる。

【0113】なお図24のHに示す部分は、Trp2、 Trp4、Trn2、Trn4のトランジスタのゲート を駆動するのに必要な電圧と位相を持った信号を、信号 A、/Bから形成するためのレベルシフト手段である。 CslとCs2は容量が470pF程度のカップリング ・コンデンサ、D1とD2はダイオード、Inv3~6 はインバータ、Rf1とRf2は1KΩ程度の抵抗であ る。Inv3とInv4とRf1とで1つのホールド回 路を形成しており、Inv5とInv6とRf2とで別 のホールド回路を形成している。図24のような接続に し、Inv3~6の正側電源端子をGNDに接続すれ ば、Inv3~6の負側電源端子にはGNDよりもVx だけ低い電圧が発生するので、信号Aや信号/Bと同振 幅で同相/逆相の信号が、Іпν3~6の出力から得ら れる。Ιην3~6の電源端子間には0.1μF程度の 平滑コンデンサCxを入れておくことが好ましい。この レベルシフト手段は、図20(A)、図20(B)で説 明したレベルシフト手段よりも、信号の振幅低下が小さ いという利点がある。

【0114】さて本実施例では、出力能力を向上させるために、ポンピング・コンデンサを複数用意しているが、この手法は、表示品質の向上にも効果がある。例えばラッチパルスLPを用いる手法によると、図25

(A)に示すように、ポンプ・コンデンサCpの充電 (チャージ動作)と、Cpによるバック・アップコンデンサCbの充電 (ポンプ動作)が、2水平走査期間(2 H)毎に繰り返されることになる。このような構成のチャージ・ポンプ回路を、例えば図1の負方向2倍昇圧回路5に用いると、8ライン周期の横縞の表示ムラ(濃い4ライン+淡い4ライン)が生じる可能性がある。負方向2倍昇圧回路5は、-V2、-V3の両方で消費される電流を供給しており、また-V2、-V3は、VH、VLに比べて消費される電流が大きいからである。そこで、負方向2倍昇圧回路5を、図24に示すような複数のポンピング・コンデンサを有する構成とすれば、上記のような表示ムラの発生を有効に防止できる。その理由は、このようにすれば、図25(B)に示すように、1水平期間毎にCp1又はCp2の充電、及び、Cp2に

【0.1.1.5】なお上記のような表示ムラの発生を防止するためには、少なくとも、ポンピング・コンデンサの充電及びポンピング・コンデンサによるバックアップ・コ

よるCbの充電又はCp1によるCbの充電が行われる

からである。

ンデンサの充電を1水平期間毎に行えばよい。従って、例えばラッチパルスLPの2倍の周波数の信号を用いて、図25 (C)に示すようにチャージ・ポンプ動作を行えば、上記表示ムラを防止できることになる。

【0116】 [実施例5] 実施例5は、チャージ・ポン プ回路の昇圧倍率、降圧倍率の変更に関する実施例であ る。図10、図12で説明した負方向6倍昇圧回路で は、昇圧倍率は6倍に固定されていた。昇圧倍率を6倍 にした理由は、デューティが1/240の液晶表示装置 において、Vccが3Vまで低下した時に、VEEが負 方向5倍昇圧電圧(つまりVEE=-12V)では不足 であり、-13.5 V程度を必要とするためである。同 じ液晶表示装置において必要となるVEEは、Vccが 3. 3 Vの時は約-12 V、V c c が 3. 6 Vの時は約 -10.5Vである。Vccの電圧によって必要となる VEEが異なる理由は次の通りである。即ち、本実施例 では、X電極を駆動する電圧としてVccやその1/2 降圧電圧をそのまま用いている。従って、Vccが高く なると非選択期間に液晶に加わる実効電圧が高くなり、 その分、選択電圧を小さくする必要がある。逆にVcc が低くなると、非選択期間に液晶に加わる実効電圧も低 くなり、その分、選択電圧を大きくする必要があるから である。以上の理由から、図1の負方向6倍昇圧回路2 の昇圧倍率は、Vccが3.3 Vより高い時は6倍では なく5倍で充分であり、むしろ、Vccが高い時は5倍 に自動的に切り変わるようにした方が消費電力が小さく なり好ましい。また、1/200デューティの液晶表示 装置においてはVccが3Vまで低下した時でも負方向 5倍昇圧で充分である。このため、外部端子により、5. 倍から6倍への切り替え、6倍から5倍への切り替えが できるようにしておくことが好ましい。

【0117】昇圧倍率、降圧倍率の変更は次のようにして実現できる。例えば前述の図10に示す回路で、昇圧倍率を変更可能にするには、図26のような構成にすればよい。即ち倍率変更回路20を設け、6倍昇圧の場合にはSWa2の接点AをGNDに接続すればよい。あるいは倍率変更回路22を設け、6倍昇圧の場合にはSWb2の接点BをGNDに接続し、5倍昇圧の場合にはSWb2の接点BをGNDに接続してもよい。一方、前述の図12に示す回路で、昇圧倍率を変更可能にするには、図27のような構成にすればよい。即ち、倍率変更回路24を設け、負方向6倍昇圧の場合にはSWa2の接点AをGNDに接続すればよい。

【0118】また3/2倍昇圧を2/3倍降圧に変更するには次のようにすればよい。即ち図14(A)、図14(B) に示す3/2倍昇圧回路では、Cbの+端子に出力端子が、-端子にVc cが接続されているが、これを図16(A)、図16(B) に示すように、Cbの+

26

端子をVccに、一端子を出力端子に接続するような切り替え手段を設ければよい。

【0119】このように本実施例によれば、K倍(K≥2) 昇圧又はL/M倍(但しL/Mは整数でない)降圧又はM/L倍昇圧のチャージ・ポンプ動作を行うチャージ・ポンプ回路と、このチャージ・ポンプ回路の昇圧倍率又は降圧倍率を変更する手段とが設けられる。これにより、例えば図1のコントラスト調整回路3等により無駄に消費される電流を低減でき、更なる低消費電力化が図れる。

【0120】なお図10、図12に示す負方向6倍昇圧回路では、-V3Bを形成しており、この-V3Bは、Vccを基準にGNDを負方向に2倍に昇圧した電圧に相当する。一方、図1の負方向2倍昇圧回路5の出力電圧-V3も、Vccを基準にGNDを負方向に2倍に昇圧した電圧に相当する。従って、例えば図10、図12においてSWb1、SWa1、Cp1、Cp2から成る回路を設けずに、負方向2倍昇圧回路5の出力電圧-V3を図10、図12の-V3Bとして共用することも可能である。あるいは逆に、負方向2倍昇圧回路5を設けずに、負方向6倍昇圧回路2の-V3Bを-V3として共用することも可能である。但し、共用する場合には負荷電流による出力電圧の低下が大きくなるため、パネルサイズに応じて共用するか否かを使い分けることが好ましい。

【0121】 [実施例6] 実施例6は、入力電源電圧の 投入後の所与の期間、チャージ・ポンプ回路による高電 圧の供給を停止させる手段を設けた実施例である。

【0122】チャージ・ポンプ回路を用いて高電圧(図 1の第1電位VH、第N電位VL)を発生する場合、入 力電源電圧の投入後の所与の期間、高電圧の発生を停止 しておかないと、システムが正常に立ち上がらない場合 がある。その理由の1つは、高電圧が発生する前に、ド ライバ I C (データ線ドライバ、走査線ドライバ)のロ ジック部分が正常に動作していないと、ドライバIC内 部の出力回路等がショート状態になる場合があるからで ある。このような事態を防止するには、例えば図1の負 方向6倍昇圧回路2内に、図28(A)に示すように供 給停止回路26を設ける。そして入力電源電圧の投入後 の所与の期間、-V3Binと-V3Boutの間を遮 断すればよい。図28 (B) に、この供給停止回路26 の具体的構成の一例を示す。Vccが投入された後、C _×Rの時定数で決まる所与の期間、Trがオフレ、-V 3Binと-V3Boutの間が遮断される。更に、入 力電源電圧をそのまま電源回路の出力電圧として使用す る経路、即ち図1のVcc、V3間の経路及びGND、 VC間の経路には、過電流防止用として10Ω程度の抵 抗を挿入することが望ましい。

【0123】なお図1の構成では、負方向6倍昇圧回路 2内に設けた供給停止回路26によりVL(第N電位) の供給を停止すると、VH(第1電位)の供給も停止される。従って、2倍昇圧回路4内に供給停止回路を設ける必要がなくなる。一方、例えばGNDを基準にVccを6倍昇圧する回路を用いてVHを供給する場合には、この6倍昇圧回路内に供給停止回路を設ければよい。

【0124】〔実施例7〕図29に実施例7の電源回路のブロック図を示す。この電源回路は、図1に示す実施例1の電源回路の出力電圧をVcc-GNDだけ全体的に高電位側へずらせた電圧を発生する機能を持つ。図1の実施例1では、第1~第N電位は、低電位側の第2入力電位GNDに対して対称に形成されていたが、図29では、高電位側の第1入力電位Vccに対して対称に形成されている。

【0125】説明を簡単にするため、実施例1と異なる 部分のみ主に説明する。負方向5倍昇圧回路32は、V ccを基準にGNDを負方向へ5倍昇圧した電圧VEE をチャージ・ポンプ動作により発生する。 Vccが3. 3 Vの時、VEEは-13.2 Vになる。2倍昇圧回路 34は、VLを基準にVccを2倍昇圧した電圧VHを 発生する。 2倍昇圧回路35は、GNDを基準にVcc を2倍昇圧した電圧V3を発生する。1/2倍降圧回路 36、37は、V3-Vcc間を2等分した電圧である V2、Vcc-GND間を2等分した電圧であるーV2 を発生する。以上で液晶パネルを駆動する電圧は形成で きた。なお中央電位のVCにはVccをそのまま用い、 -V3にはGNDをそのまま用いる。この電源回路は、 出力される電圧のレベルが高電位側の入力電源電圧V c cに対して対称という特徴を備えている。こうした構成 の電源回路によれば、実施例1で述べた理由と同じ理由 により、4ライン同時選択法で駆動される液晶表示装置 の低消費電力化が可能となる。

【0126】このように、液晶駆動に必要な出力電圧が中心電位を持ち、大部分の消費電流がその中心電位と他の電圧との間で流れる場合に、中心電位を第1、第2入力電位に一致させ、出力電圧をチャージ・ポンプ回路を主体とした回路で形成するという構成を用いることで、液晶表示装置の低消費電力化を図れる。こうした構成によれば、高電圧VH、VLでの消費電流が小さくなるため、これらの高電圧VH、VLを、出力能力の低いチャージ・ポンプ回路で容易に形成できる。そして、これらの高電圧を電力損失の小さいチャージ・ポンプ回路で形成することで、液晶表示装置の更なる低消費電力化が図れる。

【0127】なお、実施例7において、負方向5倍昇圧回路を正方向の昇圧回路に変更し、コントラスト調整回路でVHを形成した後にVHを負方向に2倍昇圧してVLを形成することも可能である。

【0128】 [実施例8] 図30に実施例8の電源回路のプロック図を示す。この電源回路は、実施例1の電源・回路の出力電圧を1/2×(Vcc-GND) だけ全体・50-

28

的に高電位側へずらせた電圧を発生する機能を持つ。実施例8では、第1~第N電位は、第1入力電位Vccと第2入力電位GNDの中点電位を基準に対称に形成される。

【0129】1/2降圧回路46は、Vcc-GND間 を2等分した電圧VCをチャージ・ポンプ動作により発 生する回路であり、このVCが、第1~第N電位の中心 電位となる。負方向5倍昇圧回路42は、Vccを基準 にGNDを負方向へ5倍昇圧した電圧VEEを発生す る。 2倍昇圧回路44は、VLを基準にVCを2倍昇圧 した電圧VHを発生する。負方向2倍昇圧回路45は、 VCを基準にGNDを負方向へ2倍昇圧した電圧の一V 3を発生する。2倍昇圧回路49は、VCを基準にVc c を正方向へ 2 倍昇圧した電圧 V 3 を発生する。以上で 液晶パネルを駆動する電圧は形成できた。なおV2には Vccをそのまま用い、-V2にはGNDをそのまま用 いる。この電源回路は、出力電圧が、第1入力電位と第 2入力電位の中点電位VCに対して対称という特徴を備 えている。実施例8によれば、実施例1で述べた理由と 同じ理由により、4ライン同時選択法で駆動される液晶 表示装置の低消費電力化が可能となる。

【0130】なお、所望の電圧が5レベルの場合には、 図30において2倍昇圧回路49と負方向2倍昇圧回路 45を省略する構成としても良い。

【0131】〔実施例9〕図31に実施例9の電源回路のブロック図を示す。実施例9では、電源回路の出力電圧が、第1、第2入力電位Vcc、GNDの中点電位に対して対称に形成される。また実施例9の電源回路は、2端子型非線形スイッチング素子を用いた液晶パネルを駆動する回路である。図51で説明した電源回路が、Yドライバに加える電源電圧を揺さぶる方式であるのに対し、実施例9の電源回路は揺さぶらない定常電圧を出力する。図32に、この電源回路を用いた時のパネル駆動波形の例を示す。

【0132】まず図32について先に説明する。VSHは正側の選択電圧であり、VSLは負側の選択電圧である。VNHはVSHを選択した後の非選択電圧であり、VNLはVSLを選択した後の非選択電圧である。各電圧にはVSH-VNH=VNL-VSLなる関係、言い替えるとVNHとVNLとの中点電位がVSHとVSLとの中点電位に等しいという関係がある。横軸 t は時間軸であり、1目盛りが1選択期間の長さ t 1 Hに相当する。列電極駆動波形は、階調手段がパルス幅階調である場合の例である。図32のように、列電極を駆動する電圧を行電極の非選択電圧と一致させることにより、電源回路の構成が著しく容易となる。

【0133】次に図31の回路について説明する。非選択電圧であり同時に列電極駆動電圧でもあるVNHとVNLには、ロジック駆動用電圧のVccとGNDをそのまま用いる。負方向5倍昇圧回路5、2は、Vccを基準に

にGNDを負方向へ5倍昇圧した電圧VEEを発生する。Vccが5Vの時にはVEEは-20Vになる。昇圧回路60は、VNHを基準としてVNL-VSLと同じ電圧差を昇圧して、VSHを発生する。以上で液晶パネルを駆動する電圧は形成できた。この構成の電源回路は、出力電圧が、第1、第2入力電位の中点電位に対して対称という特徴を備えている。

【0134】上記構成の電源回路により2端子型非線形 スイッチング素子を用いた液晶パネルを駆動すると、電 源回路やYドライバの動作電圧が揺さぶり電源方式の場 合に比べ2倍近くまで高くなるが、それにもかかわらず 液晶表示装置の消費電力を低減できる。その理由の一つ は、Υドライバに加わっている電圧が静的であるため、 揺さぶり電源方式で起こった問題点が生じないためであ る。即ち、Yドライバの全寄生容量が揺さぶられる電圧 幅で充放電するという問題点、及び、揺さぶられるタイ ミングにおいてYドライバ内でショート的に電流が流れ るという問題点が、本実施例では生じない。 高電圧が 2 倍近い電圧になっても、1選択期間におけるYドライバ の高電圧系の充放電電流やショート的な電流は、数百本 ある出力の内の1本だけで起こるため、高電圧化による 電流増はごくわずかである。もう一つの理由は、電源回 路自体の消費電力が極めて小さいためである。これは、 出力電圧を、効率の高いチャージ・ポンプ式の昇圧回路 で生成していることによる。本実施例によれば、揺さぶ り電源方式の約半分の消費電力で、2端子型非線形スイ ッチング素子を用いた液晶パネルを駆動することが可能 となった。

【0135】なお本実施例では、負方向5倍昇圧回路52を用いるとして説明してきた。しかしながら、低電圧 30液晶を使用する場合は、負方向5倍昇圧回路52を負方向4倍昇圧回路とすればよい。またVccを3.3Vに下げると共に、必要に応じて負方向5倍昇圧回路52を負方向6倍昇圧回路としてもよい。また本実施例では、階調表示手段がパルス幅変調法によるとして説明したが、フレーム間引き法を用いても構わない。

【0136】また、所望の電圧が5レベルの場合には、 図31においてVCC-GNDの間へ1/2倍降圧回路 を追加して中央電位を発生してもよい。

【0137】 [実施例10] 図33に実施例10の電源回路のプロック図を示す。実施例10では、実施例9と異なり、第1、第2入力電位Vcc、GNDと異なる電位であるVNLを発生する。そして電源回路の出力電圧が、このVNLと、Vcc又はGNDとの中点電位に対して対称に形成される。

【0138】実施例10では、非選択電圧であり列電極 駆動電圧でもあるVNHには、ロジック駆動用電圧のV ccをそのまま用いる。負方向3/2倍昇圧回路61 は、Vccを基準にGNDを負方向へ3/2倍昇圧した 電圧VNLを発生する。負方向3/2倍昇圧回路61の 構成例は、既に図15(A)、図15(B)にて説明し た通りである。負方向5倍昇圧回路62は、Vccを基 準にVNLを負方向へ5倍昇圧した電圧VEEを発生す る。Vccが3.3Vの場合は、Vcc-VNLが4. 95V、VNL-VEEが19. 8Vとなり、実施例9 においてVccが5Vの場合とほぼ等しい出力電圧が得 られる。昇圧回路70は、VNHを基準としてVNL-VSLと同じ電圧差を正方向に昇圧して、VSHを発生 する。以上で液晶パネルを駆動する電圧は形成できた。 この電源回路は、第1、第2入力電位と異なる電位VN Lをチャージ・ポンプ回路で発生し、出力電圧が、V c cとVNLの中点電位に対して対称という特徴を備えて いる。以上の構成の実施例10によれば、ロジック電圧 を低電圧にできるため、2端子型非線形スイッチング素 子を用いた液晶パネルを、実施例9よりも更に低消費電 力で駆動できる。

【0139】〔実施例11〕図34に実施例11の電源回路のブロック図を示す。図1に示す実施例1と異なるのは、実施例11では、入力電源電圧が第3入力電位Veeを含む点である。即ち、実施例1では単一電源構成(Vcc、GND)であったのに対して、実施例11では2電源構成(Vee、Vcc、GND)となっている。

【0140】負方向2倍昇圧回路72は、第3入力電位 Veeを基準にGNDを負方向に2倍昇圧した電圧VL をチャージ・ポンプ動作により発生する。負方向2倍昇 圧回路73は、第1入力電位Vccを基準にGNDを負 方向に2倍昇圧した電圧-V3を発生する。1/2降圧 回路74、75は、Vcc-GND間を2等分した電圧 V2、GND-(-V3)間を2等分した電圧-V2を 発生する。またV3にはVccをそのまま用い、VCに はGNDをそのまま用いる。以上の構成の電源回路によ り例えば4ライン同時選択法で必要な電圧を形成でき る。なおチャージ・ポンプ方式の1/2降圧回路の構成 については、既に図9にて説明した通りである。

【0141】図35に、1/2降圧回路74、75の代わりに、1/3降圧回路76、77を設けた場合のブロック図を示す。1/3降圧回路76、77は、各々、Vcc-GND間を1/3ずつ分割した電圧V1、V2、GND-(-V3)間を1/3ずつ分割した電圧-V1、-V2を発生する。この電源回路により、例えば6ライン同時選択法で必要な電圧を形成できる。

【0142】なお本実施例では、理解しやすいようにGNDに対してVeeとVccがともに正電位の場合を述べてきたが、VeeとVccがともに正電位である必要はなく、図36に示すように、VeeとVccの一方あるいは両方がGNDに対して負電位であってもよい。

【0143】以上に説明した本実施例は、次のような構成上の特徴を有している。

【0144】即ち本実施例では、入力電源電圧に含まれ

る高電位側の第1入力電位Vcc、低電位側の第2入力 電位GNDを、第1~第N電位(N≥4)の中の第G電 位V3、第J電位VCとしてそのまま用いている。また 第1、第2入力電位よりも高電位側又は低電位側の第3 入力電位Veeを、高電位側の第1電位VHと低電位側 の第N電位VLのいずれかとして用いている。また所与 のクロックに基づきチャージ・ポンプ動作を行い、第 1、第N電位VH、VLのいずれかを直接に又は調整手 段を介して供給するチャージ・ポンプ回路(負方向2倍 昇圧回路72)と、第G、第J電位よりも高電位側又は 低電位側の第F電位(1<F<N)を直接に又は調整手 段を介して供給するチャージ・ポンプ回路(負方向2倍 昇圧回路73)とを含んでいる。そして更に、第1~第 N電位の中の前記第1、第F、第G、第J、第N電位以 外の電位を、所与のクロックに基づきチャージ・ポンプ 動作するチャージ・ポンプ回路(1/2降圧回路74、 75、1/3降圧回路76、77) により供給してい る。以上の構成によれば、出力能力をそれほど必要とし ない第1電位VH又は第N電位VLは、出力能力は低い が高効率のチャージ・ポンプ回路で供給されると共に、 第G電位V3、第J電位VCは出力能力の高い入力電源 電圧Vcc、GNDに接続される。更にV2、-V2等 の電圧はチャージ・ポンプ回路で供給される。これによ り表示品質の維持と低消費電力化とを両立できる。なお 本実施例の構成は、実施例1の(3)で説明した構成上 の特徴、即ちK倍昇圧、及びL/M倍降圧等のチャージ ・ポンプ回路が混在するという構成上の特徴も有してい

【0146】また以上は中間電圧にのみ注目して述べてきたが、VHやVLでの消費電力についても同様のことが言える。すなわち電源回路より後段にある負荷回路のVH-VC系の消費電流をIa、VL-VC系の消費電流をIbとすれば、IaとIbによる消費電力は図49の電源回路では(Ia+Ib)×20Vとなる。これに対して、本実施例では、負方向2倍昇圧回路72を効率の良い昇圧回路とすることにより、消費電力はほぼ(Ia+Ib)×10Vとなり、約半減できる。V以上の説明

32

からわかるように、本実施例は、負荷回路が中心電圧を 必要とし、大部分の消費電流がその中心電圧と他の電圧 との間で流れる場合に、大幅な低消費電力化が可能とな る。

【0147】なお実施例11では、実施例1と同様に、 パルス状のクロックであるLPによりクロックを生成し てチャージ・ポンプ動作を行うことができる。また実施 例11でも、実施例2で説明したような種々の構成のチ ャージ・ポンプ回路を採用できる。また実施例3~実施 例6で説明したような種々の手法を採用して低消費電力 化を図ることもできる。更に図34、図35では、出力 電圧は、GNDに対して対称となっているが、Vccに 対して対称、VccとGNDの中点電圧に対して対称、 所与の発生電圧とVcc又はGNDとの中点電圧に対し て対称に出力電圧を形成することも可能である。また図 34では、7レベルの電圧を得るために1/2降圧回路 74、75を設けたが、所望の電圧が5レベルの場合に は、1/2降圧回路74、75を省略すればよい。更に 1/2降圧、1/3降圧等をオペアンプを用いて行う場 合には、図2に示すような構成とすればよい。

【0148】 [実施例12] 実施例12は、入力電源電 圧の供給停止、所与のクロックの供給停止あるいは表示 オフ制御信号の入力の少なくとも1つがなされた場合 に、第1、第N電位の少なくとも一方により電圧が供給 される回路部分の残留電荷を放電させる実施例である。 【0149】図37に、入力電源電圧の供給停止あるい はクロックの供給停止が行われた場合に、VH、VL系 の残留電荷を放電させる回路例を示す。図37において 信号/AとAは互いに逆相のクロック信号である。また Trp8とTrp9はPMOSトランジスタであり、ク ロックが供給されている間は、トランジスタの一方がオ ンし他方がオフするという動作を繰り返している。Tr p 8がオンすると、コンデンサCclが電圧Vccで充 電され、TrP9がオンするとCc1の電荷がCc2に 移る。Cc2と抵抗Rcによる時定数をクロック信号の 周期よりも充分に大きく設定すれば、バッファBufの 入力は、電圧Vccにほぼ近いレベルとなる。クロック が停止すればどちらか一方のトランジスタが必ずオフと なるため、Bufの入力は、RcによりGNDレベルと なり、Bufの出力もGNDレベルとなる。電圧Vcc の供給が停止した場合にもBufの入力及び出力はGN Dレベルとなる。

【0150】Trn5、Trn6はNMOSトランジスタ、Trp5、Trp6、Trp7はPMOSトランジスタである。Ra1、Ra2、Rb1は数MΩ程度の抵抗であり、各々、Trn5やTrP5のオン時の抵抗よりも大きな抵抗値に設定されている。従って、これらのトランジスタがオンしている時でもこれらの抵抗を通って流れる消費電流は小さい。電圧Vccが供給され、クロックが供給されている時はBufの出力がVccルベ

ルであるためTrn5がオンする。Trn5がオンすると、Trp7のゲートはロウ側となってTrp7がオンし、VHには電圧Veeが供給される。またTrn6のゲートがGNDレベルになってTrn6はオフする。電圧V3は、電圧Vccの反転出力であり(図1、図34参照)、電圧Vccが供給されてクロックが動作している時はほぼVccのレベルとなっている。これにより、Trp5がオンしTrp6はオフする。

【0151】電圧Vccの供給が停止するかクロックの供給が停止すると、Bufの出力及び電圧-V3はGN Dレベルとなり、Trn5もTrp5もオフする。Trn5がオフすると、Trp7のゲートはVeeレベルとなり、Trp7がオフし、VeeからVHへの供給が遮断される。またTrn6のゲートもVeeレベルとなってオンし、VH系に残存していた電荷が $10K\Omega$ 程度の抵抗Ra3を通してGNDに放電される。またTrp5がオフすると、Trp6のゲートがロウ側となってTrp6がオンし、VL系に残存していた電荷が $10K\Omega$ 程度の抵抗Rb2を通してGNDに放電される。

【0152】以上のように、本実施例によれば、電圧V c c またはクロックの供給が停止した場合に、電圧V e e の供給を遮断するとともに、電圧VH、VLにより電圧が供給される回路部分の残留電荷を放電させることを、消費電力をほとんど増加させることなく実現できる。これにより、上記回路部分に、直流の高電圧が印加され続けるという異常事態を防止できる。

【0153】図38に、表示オン/オフ信号によりVH、VL系の電荷を放出させる回路例を示す。図37との主な相違は、Trn5のゲートに信号Donを入力している点である。信号Donは液晶表示装置の表示オン/オフを制御する信号で、表示オン時はハイレベル(Vcc)、表示オフ時はロウレベル(GND)となる信号である。Donがハイレベルの時はTrn5がオンし、これによりTrp7のゲートがロウ側となりTrp7がオンする。これにより、VHに電圧Veeが供給される

【0154】一方、Donがロウレベルの時はTrn5がオフし、これによりTrp7のゲートがVeeと同レベルとなりTrp7がオフする。これにより、VHへの電圧Veeの供給が遮断される。同時にTrn6のゲートもVeeと同レベルとなりTrn6がオンする。これによりVH系に残留している電荷が放電する。

【0155】以上のように表示オン/オフ制御信号を本実施例の電源回路に入力することにより、消費電流を増加させることなく液晶表示装置の表示オン/オフを容易に制御できる。なお、上記のように直接Trn5のゲートに信号Donを入力する方法ではなく、Donがロウの時にクロックを停止する回路を追加する方法によって、VH系の残留電荷を放電させ、液晶表示装置を表示オフ状態にしてもよい。また図4に示すようにDFのリ

34

セット端子を制御してクロックを停止し、チャージ・ポンプ回路の動作を停止させることで液晶表示装置を表示 オフ状態にしてもよい。

【0156】図39(A)、図39(B)に、入力電源がオフした場合に、VH、VL系の電荷を放電させる回路例を示す。例えば図39(A)において入力電源がオフしVcc=GNDとなると、Trn10がオフしTrn11のゲートがハイ側になる。これによりTrn11がオンし、VH系の電荷がGNDに放電される。また図39(B)では、Vcc=GNDになると、Trp10がオフしTrp11のゲートがロウ側となる。これによりTrp11がオンし、VL系の電荷がVccに放電される。

【0157】図40(A)、図40(B)に、入力電源がオフした場合及び表示オフ信号が入力された場合に、VH、VL系の電荷を放電させる回路例を示す。Doffは表示オフの時にハイレベル(=Vcc)になる信号である。Doffがハイレベルになるとその反転信号である/Doffはローレベル(=GND)となり、これによりTrn10がオフしTrn11のゲートがハイ側になる。これによりTrn11がオンし、VH系の電荷がGNDに放電される。また図40(B)では、Doffがハイレベルになると、Trp10がオフしTrp11のゲートがロウ側となる。これによりTrp11がオンし、VL系の電荷がVccに放電される。

【0158】 [実施例13] 図41に、実施例1~実施例12で説明した電源回路を含む液晶表示装置の構成例を示す。この液晶表示装置は、複数のデータ線電極と複数の走査線電極により駆動される液晶層を含む液晶パネル88と、電源回路91と、電源回路91により供給される電圧に基づいてデータ線電極を駆動するXドライバIC (データ線ドライバ)90と、電源回路により供給される電圧に基づいて走査線電極を駆動するYドライバIC (走査線ドライバ)89とを含む。

【0159】VCC-GNDはドライバICのロジック 部駆動用電源入力であり、VEE-GNDは選択電圧を 形成するための高電圧電源入力である。電源回路が図1のような構成の場合にはVEEは必要ない。LPはXドライバIC用のラッチパルスであり、通常は、シフト・レジスタを含むYドライバIC用のシフトクロックにも 兼用される。その他のタイミング信号やデータ信号は図を見やすくするために記載を省略してある。

【0160】図42に、図41の回路で液晶パネルを駆動した時の駆動電圧波形の例を示す。この駆動液形は特公昭57-57718の請求項1に記載された駆動方法において、V111=V122と設定した場合に駆動波形に相当する。ここに、VHとVLは選択される走査線電極に加える電圧であり、VC(VM)は非選択の走査線電極に加える電圧である。また、Vx0とVx1は表示データのオン/オフに従ってX電極に加える電圧であ

る。Mは液晶を交流駆動するための制御信号で、信号Mのハイ/ロウにより液晶パネルに加える電圧の極性が反転される。 t 1 Hは 1 本の走査線電極が選択される時間の長さを示している。

【0161】この駆動方法に必要な電圧は、実施例1~実施例12で説明した電源回路により形成できる。例えば、非選択レベルのVC、選択レベルのVH及びVLには、電源回路91の出力VC、VH、VLを用いる。またX電極を駆動する電圧のV×0にはV2を用い、V×1には-V2を用いればよい。例えばデューティが1/240の場合にはVHは通常20V程度であり、V2はロジック電圧3.3Vの約1/2の1.6V程度である。従ってV2には、ロジック電圧を1/2に降圧した電圧を利用することもできる。

【0162】XドライバIC90のロジック電圧はVC C-GNDをそのまま用いればよい。YドライバIC8 9のロジック電圧としては、TFTパネル用のゲート線 ドライバICのようにドライバ出力電圧の中間でよい場 合は、VCC-GNDをそのまま用いればよい。しかし ながら、例えばSTNパネル用の通常のドライバICの ように、ロジック電圧の低レベルがVLに一致している 場合には、YドライバIC89用のロジック電圧VDD を別に形成する必要がある。図43はこの場合に用いる Yドライバ用ロジック電圧発生回路の例であって、図2 4のHに示す部分と基本的に同様の動作をする。すなわ ちBは、図5に示した信号であり、VCC-GNDを電 源として駆動される信号である。またCs1とCs2は 容量が470pF程度のカップリング・コンデンサ、D 1とD2はダイオード、Buf1とBuf2はバッフ ア、Rf1とRf2は1KΩ程度の抵抗である。Buf 1とRf1で1つのホールド回路を形成しており、Bu f2とRf2で別のホールド回路を形成している。図3 7のような接続にして、バッファの負側電源端子をVL に接続すれば、バッファの正側電源端子にはVLよりも VCCだけ高い電圧VDDyが発生する。従って、この VDDyをYドライバIC89用のロジック用電源とす ればよい。ΥドライバIC89の動作周波数はΧドライ バIC90の1/80程度であり、YドライバIC89 のロジック部の消費電流は極めて小さい。従って、上記 のような簡易な手法で形成した電源電圧で充分に駆動が 可能である。また、図43の回路は、信号LPをレベル シフトしてYドライバ用シフトクロックYSCLを形成 する機能も有している。 なお、バッファの電源端子間に は0. 1μF程度の平滑コンデンサCxを入れておくこ とが好ましい。

【0163】以上はVCCが3.3Vとして説明した。 しかしながら、VCCが5Vの場合は、オペアンプ等を 用いてVCCをより低い電圧に変換し、電源回路91や YドライバIC89、XドライバIC90の駆動を行っ た方が、低消費電力化のためには好ましい。また、VC 36

【0164】以上の構成の液晶表示装置では、その電源 回路自体が低消費電力である。更に、パネル電流の大部 分を占める充放電電流、即ちX電極と非選択状態のY電 極との間で流れる充放電電流が、高電圧系から供給され るのではなく、より低いロジック部駆動電圧系から供給 される。従って、パネル電流による消費電力も大幅に低 減され、全体として消費電力を著しく小さくできる。

【0165】 [実施例14] 図44 (A) に液晶表示装置の他の構成例を示す。基本的には実施例13と同様の構成であるため、実施例13と異なる部分についてのみ説明する。本実施例はY電極を2ライン同時選択法で駆動する場合の例である。

【0166】この駆動方法の場合に液晶パネルに加えることが必要な電圧を図44(B)に示す。Y電極の駆動には、実施例13と同様に、非選択レベルであるVC

(VM) と選択レベルであるVHおよびVLが必要である。ここでVHとVLとはVCを中心として互いに対称な関係にある。X電極の駆動には、 $V \times 0 \sim V \times 2$ の3レベルの電圧が必要である。 $V \times 1$ はVCと同電位であり、 $V \times 0$ と $V \times 2$ とは $V \times 1$ を中心として互いに対称な関係にある。例えば1フレーム周期内に走査するY電極の数が240本程度で、かつ、 $V \times 1$ 0本程度で、かつ、 $V \times 1$ 0本程度で、かつ、 $V \times 1$ 0本程度で、かつ、 $V \times 1$ 0本程度で、かつ、 $V \times 1$ 0本程度の通常液晶を使用する場合は、 $V \times 1$ 0を0をすると $V \times 1$ 1を使用する場合は、 $V \times 1$ 1を使用する場合は、 $V \times 1$ 1を収入して、 $V \times 1$ 1

【0167】 VCCが3. 3 Vの場合には、V t hが実 効値で1. 6 V程度の低電圧液晶を使用すればよい。また VCCが1. 5 V程度の場合には、やはり低電圧液晶を使用し、この VCCをそのまま V x 0 として用いればよい。

【0168】本実施例の液晶表示装置は、電源回路自体が低消費電力であるとともに、実施例13で述べた理由と同じ理由でパネル電流による消費電力も大幅に低減される。また駆動に必要となる最大電圧も実施例13より低くて済み、更なる低消費電力化を図れる。また図49の比較例では、Xドライバのロジック部等での消費電流をIXDとすると、これによる消費電力はIXD×VEEであった。これに対して本実施例では、消費電力はIXD×VEEであった。これに対して本実施例では、消費電力はIXD×VCCで済み、比較例に比べ大幅な低消費電力化を図れる。

【0169】 [実施例15] 図45:(A) に液晶表示装 置の他の構成例を示す。本実施例はY電極を4ライン同 50 時選択法で駆動する場合の例である。 .37

【0170】この駆動方法の場合に液晶パネルに加える ことが必要な電圧を図45(B)に示す。Y電極の駆動 には非選択レベルであるVCと選択レベルであるVHお よびVLが必要で、VHとVLとはVCを中心として互 いに対称な関係にある。X電極の駆動には、VxO~V x4の5レベルの電圧が必要で、Vx2はVCと同電位 である。Vx0とVx4およびVx1とVx3はVx2 を中心として互いに対称な関係にあり、Vx0-Vx1 $= V \times 1 - V \times 2 = V \times 2 - V \times 3 = V \times 3 - V \times 4$ 満足する。例えば1フレーム周期内に走査するY電極の 数が240本程度で、かつ、Vthが実効値で2V程度 の通常液晶を使用する場合は、VCの電圧を0Vとする とVHは約11.3V、Vx0は約2.9Vとなる。つ まり実施例14と異なる点は、X電極の駆動電圧として 中心電位に対して互いに対称な2レベルの電圧が追加さ れる点と、VHが若干下がりVxOが若干上がる点だけ

【0171】特に、VCCが3.3Vの場合はVCCとVx0が比較的近いレベルであるため、図<math>45(A)に示すようにVCCをそのままVx0としても用いることが可能である。この場合はVthがやや高い液晶を使うか、VEEをやや低く設定するかすれば、コントラスト調整も容易にできる。

【0172】 [実施例16] 図46 (A) に液晶表示装置の他の構成例を示す。本実施例はY電極を6ライン同時選択法で駆動する場合の例である。

【0173】この駆動方法の場合に液晶パネルに加える ことが必要な電圧を図46(B)に示す。Y電極の駆動 には、非選択レベルであるVCと選択レベルであるVH およびVLが必要で、VHとVLとはVCを中心として 互いに対称な関係にある。X電極の駆動には、VxO~ Vx6の7レベルの電圧が必要で、Vx3はVCと同電 位であり、かつ、V x 0~V x 6 はV x 0 - V x 1 = V x 1 - V x 2 = V x 2 - V x 3 = V x 3 - V x 4 = V x4-Vx5=Vx5-Vx6を満足する。例えば1フレ ーム周期内に走査するY電極の数が240本程度で、か つ、Vthが実効値で2V程度の通常液晶を使用する場 合は、VCの電圧をOVとするとVHは約9.2V、V x 0は約3.6 Vである。つまり、実施例15と異なる 点はX電極の駆動電圧として中心電位に対して互いに対 称な2レベルの電圧が追加される点と、VHが若干下が りVxOが若干上がる点だけである。

【0174】特にVCCが3.3Vの場合は、VCCとVx0が比較的近いレベルであるため、図46(A)に示すようにVCCをそのままVx0としても用いることが可能である。この場合はVthがやや低い液晶を使うか、VEEをやや高く設定するかすれば、コントラスト調整も容易にできる。

【0175】以下に同時に選択するY電極の数がどの程度までが実用的かを述べる。例えば1フレーム周期内に

38

走査するY電極の数が240本程度の場合は同時選択するライン数が15本~16本の時に、Y電極の駆動に必要な最大電圧幅と、X電極の駆動に必要な最大電圧幅とが等しくなる。Vthが実効値で2V程度の通常液晶を使用する場合には、この電圧は6V弱となる。つまり、同時選択ライン数が16本以下の範囲では同時に選択するY電極の数が多い駆動方法ほど必要となる最大電圧が低くて済み、その点では消費電力の低減に有利であることになる。但し、逆に、駆動に必要な電圧のレベル数が増加して電源回路が複雑化するとともに、XドライバICもコスト高になるので、同時選択するライン数は8本以下が実用的であると言うことができる。

【0176】以上述べた実施例13~実施例16では、 例えば図46(A)に示すように、第1、第2入力電位 VCC、GNDを、V3、V2、V1、VC、-V1、 - V2、- V3 (第1~第N電位) のいずれかとして使 用すると共に、ドライバICのロジック部の電源電圧と しても使用している。電源回路91で使用する入力電源 電圧(VEE、VCC、GND又はVCC、GND)の 他に、ドライバICのロジック部を駆動するための別の 電源電圧を用意する方が、液晶パネルを最適電圧で駆動 する点では好ましい。しかしながら入力電源電圧の数が 増えることは、液晶表示装置の使用者にとっては好まし くない。実施例13~実施例16で説明したように、V CC, GNDeV3, V2 \sim -V2, -V3ovithiとして使用すると共に、ドライバICのロジック部の電 源電圧として使用しても、若干最適電圧からずれた電圧 による駆動となるが、実用的には問題無い画質の表示が 可能である。従って、実施例13~実施例16のように して、入力電源電圧の数の増加を抑える方が、より実用 的となる。

【0177】なお、V3、V2~-V2、-V3の中に VCC、GNDに一致するものがない場合には、図33 で説明したように、チャージ・ポンプ動作によりVC C、GNDと異なる電圧を発生し、この発生電圧をV 3、V2~-V2、-V3のいずれかとして用いればよい。

【0178】また図41等に示すように、実施例13~実施例16では、電源回路91に入力するパルス状クロックとして、Xドライバ用ラッチパルス信号LP又はYドライバ用シフトクロックYSCLを使用している。電源回路91のクロックを形成する信号は、周期的なパルス状クロックであることが好ましい理由は、実施例2において既に述べた通りである。通常、Xドライバ用ラッチパルス信号は周期が30 μ s~100 μ s程度、パルス幅が100ns~300ns程度の周期的なパルス状クロック信号であるため、電源回路91のパルス状クロックとして問題無く利用できる。Yドライバ用シフトクロックがXドライバ用ラッチパルスとは別に入力される液晶表示装置もあるが、この場合のYドライバ用シフト

クロックもXドライバ用ラッチパルスと同様の周期的なパルス状クロック信号であるため、こちらのクロックを用いても問題無い。液晶表示装置に入力されるタイミング信号の中では、これらの信号が最も適切である。液晶表示装置の消費電流の大部分が1水平走査期間の切りかわりごとに流れる電流であるため、その電流を供給するチャージ・ポンプ回路を、1水平走査期間毎のパルス状クロックであるXドライバ用ラッチパルスやYドライバ用シフトクロックに同期して動作させることは、理にかなっている。これより周期が長いパルス状クロック信号は、昇圧能力を確保する上では好ましいが、ロック信号は、昇圧能力を確保する上では好ましいが、こうした信号は液晶表示装置には入力されていないため別途作り出すことが必要となり、これは回路の大規模化につながる。

【0179】〔実施例17〕図47に、本発明の液晶表示装置を電子機器に搭載した例を示す。μPU(マイクロマイクロ・プロセッサ・ユニット)112は、電子機器全体を制御するものであり、LCDコントローラ113は、液晶表示装置115に必要なタイミング信号や表示データを送り出すものである。またメモリ(VRAM)114は、表示データを格納するものであり、電池116は、電子機器の電源である。DC/DCコンバータ117は、電池116の電圧から液晶表示装置115に必要な高電圧を発生するものである。DC/DCコンバータ117は液晶表示装置に内蔵させてもよく、内蔵させる場合は本発明のようにチャージ・ポンプ方式のDCコンバータを用いることが望ましい。このような電子機器に、本発明の液晶表示装置を用いることによって、電子機器の消費電力を大幅に低減できる。

【0180】なお、本発明は上記実施例1~実施例17 に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。

【0181】例えばパルス状クロックを使用する手法、 昇圧倍率を変更する手法、チャージ・ポンプを1水平期 間毎に行う手法等は、図1、図34等に示す構成の電源 回路に限らず、少なくとも第1~第N電位を供給するチャージ・ポンプ回路を含む電源回路であれば、種々もの に適用できる。

【0182】またチャージ・ポンプ回路の構成も図6~ 図24に示したものに限られるものではない。

【0183】また上記実施例では、ラッチパルスLPを使用したチャージ・ポンプ回路を例にとり説明したが、 LPを用いない場合にはディレイ回路等を用いてノンオ ーバラップのクロックを生成すればよい。

【図面の簡単な説明】

【図1】実施例1に係る電源回路のブロック図である。

【図2】 V2、-V2の生成にオペアンプを用いた場合のブロック図である。

【図3】コントラスト調整回路の一例を示す回路図であ 50

40

る。

【図4】 クロック形成回路の一例を示す回路図である。

【図5】クロック形成回路の動作を説明するためのタイミングチャートである。

【図6】チャージ・ポンプ回路の基本概念図である。

【図7】 2倍昇圧用チャージ・ポンプ回路の概念図である。

【図8】負方向2倍昇圧用チャージ・ポンプ回路の概念 図である。

【図9】1/2降圧用チャージ・ポンプ回路の概念図である。

【図10】負方向6倍昇圧用チャージ・ポンプ回路の概 念図である。

【図11】図11 (A)、図11 (B) は、図10の回路の動作を説明するための図である。

【図12】負方向6倍昇圧用チャージ・ポンプ回路の他の例の概念図である。

【図13】図13 (A)、図13 (B) は、図12の回路の動作を説明するための図である。

【図14】図14(A)、図14(B)は、3/2倍昇 圧用チャージ・ポンプ回路の概念図である。

【図15】図15 (A)、図15 (B) は、負方向3/ 2倍昇圧用チャージ・ポンプ回路の概念図である。

【図16】図16(A)、図16(B)は、2/3倍降 圧用チャージ・ポンプ回路の概念図である。

【図17】図17(A)、図17(B)は、負方向2/3倍降圧用チャージ・ポンプ回路の概念図である。

【図18】負方向2倍昇圧回路の具体例を示す回路図である。

30 【図19】図18の回路の動作を説明するための図である。

【図20】図20(A)、図20(B)は、レベルシフト手段の一例を示す回路図である。

【図21】ダイオードを用いたチャージ・ポンプ回路の 一例を示す回路図である。

【図22】図21の回路の動作を説明するための図である。

【図23】図21の回路の応用例を示す回路図である。

【図24】ポンピング・コンデンサを2つ設けたチャージ・ポンプ回路の例を示す回路図である。

【図25】図25(A)、図25(B)、図25(C)は、水平走査期間毎にチャージ・ポンプ動作を行う手法について説明するための図である。

【図26】昇圧、降圧の倍率変更部を設けたチャージ・ ポンプ回路の例を示す回路図である。

【図27】昇圧、降圧の倍率変更部を設けたチャージ・ ポンプ回路の他の例を示す回路図である。

【図28】図28(A)、図28(B)は、電源投入後の所与の期間、高電圧の供給を停止させる例を示す回路図である。

【図29】実施例7に係る電源回路のブロック図である。

【図30】実施例8に係る電源回路のブロック図である。

【図31】実施例9に係る電源回路のブロック図であ る。

【図32】パネル駆動波形の例を示す図である。

【図33】実施例10に係る電源回路のブロック図であ る。

【図34】実施例11に係る電源回路のブロック図であ ろ

【図35】実施例11に係る電源回路の他の例を示すブロック図である。

【図36】入力電源電圧の電位関係を説明するための図である。

【図37】VH、VL系の残留電荷を放電させる例を示す回路図である。

【図38】VH、VL系の残留電荷を放電させる他の例を示す回路図である。

【図39】図39(A)、図39(B)は、VH、VL 系の残留電荷を放電させる他の例を示す回路図である。

【図40】図40(A)、図40(B)は、VH、VL系の残留電荷を放電させる他の例を示す回路図である。

【図41】実施例13に係る液晶表示装置の一例を示す。 ブロック図である。

【図42】図41の液晶表示装置の駆動波形を説明するための図である。

【図43】レベルシフト手段の一例を示す回路図であ z

【図44】図44(A)は、実施例14に係る液晶表示 装置の一例を示すブロック図であり、図44(B)は、 駆動電圧の電位関係を説明するための図である。 42

【図45】図45(A)は、実施例15に係る液晶表示 装置の一例を示すブロック図であり、図45(B)は、 駆動電圧の電位関係を説明するための図である。

【図46】図46(A)は、実施例16に係る液晶表示 装置の一例を示すブロック図であり、図46(B)は、 駆動電圧の電位関係を説明するための図である。

【図47】実施例17に係る電子機器の一例を示すプロック図である。

【図48】第1の背景例の電源回路の一例を示す回路図である。

【図49】第2の背景例の電源回路の一例を示す回路図である。

【図50】第3の背景例の電源回路を説明するためのパネル駆動波形の一例を示す図である。

【図51】第3の背景例の電源回路の一例を示す回路図である。

【符号の説明】

LP ラッチパルス

V c c 第1入力電位

GND 第2入力電位

VH 第1電位

V3 第G電位

VC 第J電位

VL 第N電位

1 クロック形成回路

2 負方向6倍昇圧回路

3 コントラスト調整回路


4 2倍昇圧回路

5 負方向2倍昇圧回路


6 1/2降圧回路


7 1/2降圧回路


【図3】





【図4】





























【図24】



	TI	T2			
А	Н	L			
В	L	H::::			
Trpi	ON	OFF			
Trp2	ON	OFF			
Trp3	OFF	ON			
Trp4	OFF	ON			
Trni	OFF	ON			
Trn2	OFF	ON			
Trn3	ON	OFF			
Trn4	ON	OFF			
СрІ,Ср2	Cpi 充电	Cp2充电			
СР	Cp2Cb	Cpl Cb			


【図36】






[図3-8]--







【図43】




【図27】





【図28】




【図39】









【図30】







【図31】




【図32】




【図41】




【図42】




【図48】




【図33】




【図34】




【図51】




·【図35】







【図46】




(B)



【図49】



【図47】



フロントページの続き

(51) Int. Cl. ⁷

識別記号

FΙ

テーマコード(参考)

H 0 2 M 3/07

H 0 2 M 3/07

Fターム(参考) 2H093 NA46 NC34 ND07 ND39

5C006 AF42 AF52 AF72 AF84 BB12

BF14 BF25 BF32 BF36 BF37

BF43 BF46 FA47

5C080 AA10 BB05 DD26 FF03 FF12

JJ02 JJ03 JJ04

5H730 AA14 AS00 BB02 DD04 FF06

FG01